完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1696個(gè) 瀏覽:132021次 帖子:5361個(gè)
筆者經(jīng)歷過(guò)一個(gè)項(xiàng)目,整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左右,有點(diǎn)過(guò)高了,功耗過(guò)高則會(huì)造成發(fā)熱量增大,溫度高最常見(jiàn)的問(wèn)題就...
如何用FPGA加速神經(jīng)網(wǎng)絡(luò)
到底純FPGA適不適合這種大型神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)?這個(gè)問(wèn)題其實(shí)我們不適合回答,但是FPGA廠商是的實(shí)際操作是很有權(quán)威性的,現(xiàn)在不論是Intel還是Xilin...
2024-01-24 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)Xilinx 2.3k 0
在X86處理器上跑嵌入式應(yīng)用程序的Software Emulation
在 Vitis 流程中,編譯的目標(biāo)分為軟件仿真(software emultion),硬件仿真(hardware emulation)以及硬件(hard...
DaVinci數(shù)字視頻開(kāi)發(fā)平臺(tái)的主要特性及應(yīng)用分析
無(wú)電容線性放大器和視頻放大器AK4203是具有1通道視頻驅(qū)動(dòng)器的音頻立體聲無(wú)電容線性驅(qū)動(dòng)器。它消除了對(duì)帶有內(nèi)置電荷泵電路的大型隔直電容器的需求。AK42...
學(xué)習(xí)FPGA新IP核的正確打開(kāi)方式
FPGA開(kāi)發(fā)過(guò)程中,利用各種IP核,可以快速完成功能開(kāi)發(fā),不需要花費(fèi)大量時(shí)間重復(fù)造輪子。
基于Xilinx FPGA用于ASIC前端驗(yàn)證的問(wèn)題總結(jié)
FPGA本身是有專門的時(shí)鐘cell的,以xilinx FPGA為例,就是primitive庫(kù)中的BUFG。
最近在做一個(gè)GUI的項(xiàng)目,想試著用FPGA實(shí)現(xiàn)一個(gè)簡(jiǎn)單的GUI。硬件基本模塊和整個(gè)硬件系統(tǒng)已經(jīng)完成設(shè)計(jì),但是軟件程序上還處在調(diào)試階段,由于程序比較大,F(xiàn)...
一個(gè)板子下來(lái),3-6種時(shí)鐘需求常見(jiàn),不同的頻率,不同的電平標(biāo)準(zhǔn)。硬件工程師做設(shè)計(jì),不同板卡,各種設(shè)計(jì)混合在一塊,庫(kù)房有10多種晶振,時(shí)鐘驅(qū)動(dòng)芯片,時(shí)鐘P...
使用VHDL實(shí)現(xiàn)Flash讀寫控制器設(shè)計(jì)
首先拋出重點(diǎn):使用Xilinx的平臺(tái),最大的難點(diǎn)在于,要自己設(shè)計(jì)一個(gè)Flash讀寫控制器。
PCIe 仿真需要Endpoint 模型和Root Port 模型協(xié)同工作。用戶一般可以采用購(gòu)買BFM/VIP 來(lái)模擬對(duì)端模型也可以自己設(shè)計(jì)對(duì)端模型,更...
雪球期權(quán)價(jià)格計(jì)算的FPGA實(shí)現(xiàn)
本文為解決基于C++的傳統(tǒng)定價(jià)程序帶來(lái)的處理時(shí)間長(zhǎng)、延遲高、處理速率低的問(wèn)題,提出并實(shí)現(xiàn)了一種基于FPGA的并行流水線計(jì)算處理設(shè)計(jì),能夠完成對(duì)雪球期權(quán)的...
Xilinx新一代UltraScale架構(gòu)成為ASIC或SOC原型驗(yàn)證的極佳選擇
近年來(lái),ASIC設(shè)計(jì)規(guī)模的增大帶來(lái)了前所未有的芯片原型驗(yàn)證問(wèn)題,單顆大容量的FPGA通常已不足以容下千萬(wàn)門級(jí)、甚至上億門級(jí)的邏輯設(shè)計(jì)。現(xiàn)今,將整個(gè)驗(yàn)證設(shè)...
在Xilinx 7系列FPGA上兩種實(shí)現(xiàn)方式的差別
在FPGA設(shè)計(jì)開(kāi)發(fā)中,很多場(chǎng)合會(huì)遇到同一根信號(hào)既可以是輸入信號(hào),又可以是輸出信號(hào),即IO類型(Verilog定義成inout)。
FPGA芯片內(nèi)部結(jié)構(gòu)解析(1)
以Xilinx主流的7系列為例,一顆FPGA內(nèi)部通常都會(huì)有數(shù)千到數(shù)十萬(wàn)不等的可配置邏輯塊(Configurable Logic Block,簡(jiǎn)稱CLB)
基于Xilinx MicroBlaze 軟核處理器的嵌入式GPS 接收機(jī)系統(tǒng)設(shè)計(jì)研究
隨著超大規(guī)模集成電路(VLSI)和現(xiàn)場(chǎng)可編程門陣列(FPGA)技術(shù)的發(fā)展,GPS接收機(jī)也正朝著小型化、高度集成化的方向發(fā)展。應(yīng)用FPGA進(jìn)行數(shù)字系統(tǒng)設(shè)...
Xilinx FPGA在基因組測(cè)序中的優(yōu)勢(shì)
PrecisionFDA平臺(tái)是基因組信息學(xué)社區(qū)和共享數(shù)據(jù)平臺(tái),這是一個(gè)為研究人員準(zhǔn)備的開(kāi)源、基于云的工具,它將為下一代測(cè)序診斷提供依據(jù),并且為所有開(kāi)發(fā)者...
Xilinx 7系列FPGA的時(shí)鐘資源架構(gòu)
7系列FPGA時(shí)鐘資源通過(guò)專用的全局和區(qū)域I/O和時(shí)鐘資源管理符合復(fù)雜和簡(jiǎn)單的時(shí)鐘要求。時(shí)鐘管理塊(CMT)提供時(shí)鐘頻率合成、減少偏移和抖動(dòng)過(guò)濾等功能。...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |