Verilog數(shù)據(jù)處理

2017-12-14 標(biāo)簽：仿真VerilogEEPROM

基于FPGA的4x4鍵盤矩陣

2017-12-14 標(biāo)簽：至芯科技

jesd204b

2017-12-13 標(biāo)簽：TVS二極管ESD手機保護

初學(xué)quartus prime，波形仿真時一直遇到這個問題

2017-12-13 標(biāo)簽：QUARTUSJTAGTOP

基于FPGA vivado 17.2 的數(shù)字鐘設(shè)計

2017-12-13 標(biāo)簽：學(xué)習(xí)至芯科技

quartus14引腳分配的時候為什么會出現(xiàn)tck,tms,tdo,tdi

2017-12-12 標(biāo)簽：QUARTUSJTAGTOP

FFT IP 核控制問題

2017-12-12 標(biāo)簽：IP核FFT

在quartus 15.0中如何將PPF文件導(dǎo)入到Pin Planner中

2017-12-12 標(biāo)簽：AlteraQuartusIIQUARTUS

FPGA數(shù)據(jù)傳輸進制問題

2017-12-12

【連載】如何利用有源晶振增強FPGA應(yīng)用

2017-12-12 標(biāo)簽：振蕩器有源晶振SiTime

Vivado 開發(fā)環(huán)境簡介及設(shè)計流程

2017-12-12

有沒有5V供電及輸入輸出的CPLD？

2017-12-12

DDR2 IP 問題，在仿真模式下，工作正常，下載到FLASH里面之后，local_init_done信號一直不拉高

2017-12-12

時鐘'數(shù)碼管顯示 只有01跳動' 求大神 今天下午就交了

2017-12-12 標(biāo)簽：數(shù)碼管

quartus ii 11.0無法查看technology map viewer問題

2017-12-11

nios ii中操作24C04

2017-12-11

在機器學(xué)習(xí)的應(yīng)用上，軟件工程師和FPGA真的有著難以逾越的鴻溝嗎？

2017-12-11 標(biāo)簽：機器學(xué)習(xí)

vivado ILA在線調(diào)試求助

2017-12-11 標(biāo)簽：vivado

基于FPGA的電子琴設(shè)計

2017-12-11

[重大更新][Quartus 17.1 正式版][下載鏈接和破解器]

2017-12-10 標(biāo)簽：破解下載鏈接

【重要資料發(fā)布】DSP Builder 64位破解器，通吃過去、現(xiàn)在、未來的版本

2017-12-10 標(biāo)簽：破解BuilderDSP

有沒有哪位朋友用Verilog寫過12接口的LED點陣屏程序??？

2017-12-10 標(biāo)簽：Verilog

求助大神們 ：紅色颶風(fēng)3代1400A開發(fā)板資料v1.1版（電路圖）

2017-12-10

差分輸入問題

2017-12-08 標(biāo)簽：差分輸入

請教數(shù)據(jù)時鐘是否能接入FPGA普通IO

2017-12-08

FPGA_100天之旅_flash設(shè)計

2017-12-08

大家好，請教一下fpga讀sdran的速度能達到多少M/S?謝謝

2017-12-07 標(biāo)簽：SDRAM

是否可以通過FPGA內(nèi)核配置的雙口RAM，實現(xiàn)FPGA與DSP之間的數(shù)據(jù)交換？

2017-12-07 標(biāo)簽：DSP

基于FPGA的USB2.0設(shè)計

2017-12-07

NIOS II程序EPCS中固化啟動問題請教

2017-12-07