FPGA基礎(chǔ)

2017-11-28

基于SDRAM的u***與pc之間數(shù)據(jù)傳輸資料

2017-11-27 標(biāo)簽：數(shù)據(jù)傳輸SDRAM

關(guān)于庫函數(shù)的使用和算數(shù)運(yùn)算的問題

2017-11-26 標(biāo)簽：VHDL

你好。做vga顯示彩條時(shí)候出現(xiàn)了問題

2017-11-26 標(biāo)簽：VGA

用VHDL語言編寫CPLD程序，出現(xiàn)下述錯(cuò)誤，請(qǐng)高手指導(dǎo)一下，如何修改，不勝感激……

2017-11-26 標(biāo)簽：QUARTUSCPLDVHDL

SPI接口主模式電路設(shè)計(jì)

2017-11-25 標(biāo)簽：SPI

大神幫我看一下，謝謝

2017-11-25

新手利用FPGA控制SI4324C進(jìn)行時(shí)鐘的分頻，經(jīng)驗(yàn)教訓(xùn)的總結(jié)

2017-11-24

FIR濾波器IP核直接用quartus ii 調(diào)用modelsim仿真出錯(cuò)，提示說找不到auk_dspip_lib 庫怎么解決呀，謝謝

2017-11-24 標(biāo)簽：AlteramodelsimIP核

[Verilog] 如何實(shí)現(xiàn)兩個(gè)端口直連(就類似硬件短路)保佑!

2017-11-24

剛?cè)腴TFPGA的小萌新有個(gè)關(guān)于數(shù)據(jù)采集的問題？

2017-11-24 標(biāo)簽：數(shù)據(jù)采集

滿滿的FPGA資料

2017-11-24

關(guān)于vivado的IP問題

2017-11-24 標(biāo)簽：IP核vivado

基礎(chǔ)語法語法問題

2017-11-23

電腦上可以同時(shí)安裝quartus13.0和13.1嗎？

2017-11-23 標(biāo)簽：QUARTUSAlteramodelsim

FPGA配置中MASK掩碼文件問題

2017-11-23 標(biāo)簽：FPGA配置

大神們，能不能幫我解決一個(gè)問題？著急。 ：技術(shù)模塊輸出信號(hào)MSL、MSH、SL、SH、ML、MH幾個(gè)信號(hào)在數(shù)碼管掃描模塊

2017-11-22 標(biāo)簽：modelsim

5分頻程序?yàn)槭裁催M(jìn)行RTL仿真時(shí)不能出波形圖，而在gate level仿真時(shí)能夠出波形圖呢？

2017-11-22

在調(diào)試FPGA串口的時(shí)候遇到一個(gè)問題，求助！

2017-11-22

學(xué)習(xí)FPGA時(shí) 使用軟件遇到的2個(gè)問題

2017-11-22

基于ARM-contexA9-蜂鳴器pwm驅(qū)動(dòng)開發(fā)

2017-11-22 標(biāo)簽：CRM

直接在Vivado上用亞馬遜云來編譯優(yōu)化設(shè)計(jì)~

2017-11-22 標(biāo)簽：亞馬遜云計(jì)算

如何確定fpga燒了？

2017-11-21

FPGA定位問題1-6

2017-11-21

fpga不工作

2017-11-21

CPLD用model仿真，編寫testbench 出現(xiàn)錯(cuò)誤，該如何解決，請(qǐng)版主大神解答指點(diǎn)迷津。

2017-11-21 標(biāo)簽：modelsimCPLD

delta sigma converter設(shè)計(jì)

2017-11-21 標(biāo)簽：DeltaSIGMAConverter

fft ip核 仿真問題

2017-11-21 標(biāo)簽：FFTIP核

nios ii 中如何實(shí)現(xiàn)AD采集存儲(chǔ)的問題

2017-11-21

技術(shù)模塊輸出信號(hào)MSL、MSH、SL、SH、ML、MH幾個(gè)信號(hào)在數(shù)碼管掃描模塊為什么是高阻態(tài)呢？急求大神指點(diǎn)

2017-11-20 標(biāo)簽：VerilogMODELSIM仿真