基于FPGA的多通道1M采樣率AD同步采樣存儲問題

2017-05-16 標(biāo)簽：電路設(shè)計(jì)AD采樣

求教， 仿真就出錯了

2017-05-16 標(biāo)簽：仿真

VHDL FOR循環(huán)中嵌套for循環(huán)嗎 可不可以有3個嵌套

2017-05-15 標(biāo)簽：VHDL

有哪位朋友會用cpld實(shí)現(xiàn)二倍頻功能嗎？ 目前了解到可以用D觸發(fā)器，用于無刷直流電機(jī)控制

2017-05-15

FPGA設(shè)計(jì)技巧之常用模塊劃分

2017-05-15 標(biāo)簽：FGPA

Apple Watch Series 2 - 活出精彩 - Apple

2017-05-15

基于能量攻擊的FPGA克隆技術(shù)研究

2017-05-15

基于FPGA的數(shù)字心率計(jì)

2017-05-15

關(guān)于千兆以太網(wǎng)，UDP傳輸漏包的問題

2017-05-15 標(biāo)簽：數(shù)據(jù)包以太網(wǎng)

【求助】ISE聯(lián)合Modelsim仿真波形為什么出現(xiàn)紅線和藍(lán)線？

2017-05-14 標(biāo)簽：modelsimISE

VHDL 怎么定義整數(shù)數(shù)組和小數(shù)數(shù)組啊

2017-05-14 標(biāo)簽：VHDL

CORDIC 算法

2017-05-14

基于FPGA的拔河游戲機(jī)求代碼

2017-05-13 標(biāo)簽：數(shù)碼管蜂鳴器發(fā)光二極管

signaltap波形模擬出錯

2017-05-13

VHDL：簡單的交通燈管理，編程出錯，求救啊啊啊啊啊，錯誤在最后

2017-05-13 標(biāo)簽：VHDL交通燈

labview 中的一個數(shù)據(jù)類型問題 解決支付寶轉(zhuǎn)50元感謝！

2017-05-13

求問??！雙口RAM讀數(shù)據(jù)的時候?yàn)槭裁从醒訒r

2017-05-13

VERILOG 鍵盤掃碼，有幾個warning很難解決

2017-05-12 標(biāo)簽：Verilog鍵盤warning

基于ALTERA實(shí)現(xiàn)的DDS信號發(fā)生器設(shè)計(jì)

2017-05-12 標(biāo)簽：AlteraDDS信號發(fā)生器

求分析兩段簡單的verilog的計(jì)數(shù)器的代碼寫法上的不同會帶來什么不同的效果，

2017-05-11 標(biāo)簽：計(jì)數(shù)器Verilog

BCD譯碼的實(shí)現(xiàn)_移位加3算法

2017-05-11

關(guān)于通過邊界掃描實(shí)現(xiàn)對FPGA的配置和回讀

2017-05-11

【我是電子發(fā)燒友】基于altera的DDS信號發(fā)生器的實(shí)現(xiàn)

2017-05-11 標(biāo)簽：發(fā)燒友信號發(fā)生器DDS

推薦一個時序優(yōu)化的軟件~~

2017-05-11

ChipScope問題

2017-05-10

FPGA按鍵選擇器

2017-05-10

【開源騷客】史上最詳細(xì)的SDRAM視頻教程[免費(fèi)下載]

2017-05-10 標(biāo)簽：SDRAM設(shè)計(jì)SDRAM控制器SDRAM源碼

那位有IIR濾波器的vhdl碼 參考一下

2017-05-10 標(biāo)簽：濾波器

那位大神有IIR濾波器的vhdl碼 給參考參考？

2017-05-10

CPLD 下降沿觸發(fā)信號

2017-05-10