FPGA存儲(chǔ)器推薦（使用 Vivado Design Suite）

2020-04-07

亞穩(wěn)態(tài)概述

2020-04-06

數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)

2020-04-06

新手 quarters ll 13.0調(diào)用modelsim仿真報(bào)錯(cuò)，一直找不到問題

2020-04-05

可編程邏輯培訓(xùn)（5）——流水線

2020-04-05

求助各位大神關(guān)于nand flash控制器設(shè)計(jì)中CPU傳輸過來的指令問題

2020-04-05 標(biāo)簽：soc

求助各位大神關(guān)于nand flash 控制器設(shè)計(jì)中cpu傳輸過來的指令問題

2020-04-05 標(biāo)簽：soc

國產(chǎn)高云FPGA選型手冊

2020-04-04 標(biāo)簽：國產(chǎn)FPGA工控主板

基于FPGA的數(shù)字信號(hào)處理

2020-04-04

quartus交通信號(hào)燈開關(guān)用input出錯(cuò)

2020-04-03 標(biāo)簽：QUARTUS

FPGA入門系列7--時(shí)鐘分頻。

2020-04-03

verilog中輸出落后輸入一個(gè)周期

2020-04-03 標(biāo)簽：VerilogFPGA

求助

2020-04-02 標(biāo)簽：Verilog

FPGA入門系列3--wire與reg

2020-04-02 標(biāo)簽：FPGA

關(guān)于CPLD和SRAM的連接問題

2020-04-01

Vivado工作模式簡介

2020-04-01 標(biāo)簽：vivado

求助各位大神關(guān)于flash輸入時(shí)鐘的問題

2020-03-31 標(biāo)簽：soc

基于vhdl數(shù)字頻率計(jì)

2020-03-30 標(biāo)簽：數(shù)字頻率計(jì)

LATTICE芯片，燒錄JED提示文件無效

2020-03-30 標(biāo)簽：CPLD／FPGA

FPGA入門系列5--運(yùn)算符號(hào)

2020-03-29

我用quartus設(shè)計(jì)ccd驅(qū)動(dòng)電路的時(shí)候又出錯(cuò)了

2020-03-28 標(biāo)簽：QUARTUS

數(shù)字電路的模擬特性

2020-03-28

用max+plus2寫VHDL的時(shí)候出現(xiàn)錯(cuò)誤

2020-03-27 標(biāo)簽：VHDL

FPGA入門系列6--判斷語句

2020-03-27

求助

2020-03-27

【原創(chuàng)】私人總結(jié)版Verilog語法筆記

2020-03-27 標(biāo)簽：Verilog

FPGA之亞穩(wěn)態(tài)概述

2020-03-26

為什么在 Verilog HDL 設(shè)計(jì)中一定要用同步而不能用異步時(shí)序邏輯？

2020-03-25

verilog 按鍵消抖代碼

2020-03-25 標(biāo)簽：Verilog

Xilinx xc7k325t 內(nèi)部構(gòu)造介紹

2020-03-24 標(biāo)簽：FPGAFPGA設(shè)計(jì)FPGA開發(fā)