連接器
電子發(fā)燒友網(wǎng)連接器技術(shù)專欄，內(nèi)容有連接器、光纖連接器、工業(yè)連接器、汽車連接器、電線電纜、接插件以及連接器技術(shù)的其它應(yīng)用方案等；是電子工程師學(xué)習(xí)連接器技術(shù)的好欄目。
FPGA之軟核演練篇：內(nèi)置IP核之PIO的實戰(zhàn)應(yīng)用講解
PIO即可自由組裝成一體電腦的新型準(zhǔn)電腦，它把顯示器、機(jī)箱、電源、光驅(qū)和鍵鼠融為一體，需自由購買CPU 、主板、硬盤、內(nèi)存等組裝成一體電腦的硬件系統(tǒng)開放平臺。...
FPGA之軟核演練篇：內(nèi)置IP核之Interval Timer的理論原理講解
軟核演練篇包含了哪些內(nèi)容：該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點，在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qsys豐富多彩的內(nèi)置IP，以及Avalon總線接口規(guī)范，...
FPGA之軟核演練篇：UART的寄存器描述、配置選項與應(yīng)用實例
UART是一種通用串行數(shù)據(jù)總線，用于異步通信。該總線雙向通信，可以實現(xiàn)全雙工傳輸和接收。在嵌入式設(shè)計中，UART用于主機(jī)與輔助設(shè)備通信，如汽車音響與外接AP之間的通信，與PC機(jī)通信包括與...
FPGA之軟核演練篇：JTAG-URST綜述
通用異步收發(fā)傳輸器通常稱作UART。它將要傳輸?shù)馁Y料在串行通信與并行通信之間加以轉(zhuǎn)換。作為把并行輸入信號轉(zhuǎn)成串行輸出信號的芯片，UART通常被集成于其他通訊接口的連結(jié)上。...
FPGA之軟核演練篇：內(nèi)置IP核之Interval Timer的應(yīng)用實戰(zhàn)講解
軟核演練篇包含了哪些內(nèi)容：該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點，在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qsys豐富多彩的內(nèi)置IP，以及Avalon總線接口規(guī)范，...
鋯石FPGA A4_Nano開發(fā)板視頻：數(shù)字電路
用數(shù)字信號完成對數(shù)字量進(jìn)行算術(shù)運算和邏輯運算的電路稱為數(shù)字電路，或數(shù)字系統(tǒng)。由于它具有邏輯運算和邏輯處理功能，所以又稱數(shù)字邏輯電路。...
鋯石FPGA A4_Nano開發(fā)板視頻：FPGA探索之旅
與傳統(tǒng)模式的芯片設(shè)計進(jìn)行對比，F(xiàn)PGA 芯片并非單純局限于研究以及設(shè)計芯片，而是針對較多領(lǐng)域產(chǎn)品都能借助特定芯片模型予以優(yōu)化設(shè)計。從芯片器件的角度講，F(xiàn)PGA 本身構(gòu)成 了半定制電路中...
FPGA之軟件工具篇：SignalTap II軟件使用講解
該篇不僅講解了如何使用Quartus II軟件、ModelSim和SignalTap II軟件，還講解了PLL、ROM、RAM和FIFO IP核的使用。從第一個新工程建立，管腳分配，程序下載及工程仿真，工程調(diào)試等一系列圖文操作手把...
FPGA之軟件工具篇：PLL IP核的使用講解
該篇不僅講解了如何使用Quartus II軟件、ModelSim和SignalTap II軟件，還講解了PLL、ROM、RAM和FIFO IP核的使用。從第一個新工程建立，管腳分配，程序下載及工程仿真，工程調(diào)試等一系列圖文操作手把...
鋯石FPGA A4_Nano開發(fā)板視頻：ModelSim軟件使用講解
Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。...
鋯石FPGA A4_Nano開發(fā)板視頻：SignalTap II軟件使用講解
SignalTap II全稱SignalTap II Logic Analyzer是第二代系統(tǒng)級調(diào)試工具，可以捕獲和顯示實時信號，觀察在系統(tǒng)設(shè)計中的硬件和軟件之間的互相作用。...
鋯石FPGA A4_Nano開發(fā)板視頻：Quartus II軟件使用講解
Quartus II 是Altera公司的綜合性CPLD/FPGA開發(fā)軟件，原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬...
2019-09-27 標(biāo)簽：FPGA仿真器QUARTUS II 3296
鋯石FPGA A4_Nano開發(fā)板視頻：ROM IP核的使用講解
ROM 是 read only memory的簡稱，表示只讀存儲器。只讀存儲器（ROM）是一種在正常工作時其存儲的數(shù)據(jù)固定不變，其中的數(shù)據(jù)只能讀出，不能寫入，即使斷電也能夠保留數(shù)據(jù)，要想在只讀存儲器中存...
鋯石FPGA A4_Nano開發(fā)板視頻：數(shù)字電路基礎(chǔ)知識
數(shù)字集成電路有各種門電路、觸發(fā)器以及由它們構(gòu)成的各種組合邏輯電路和時序邏輯電路。一個數(shù)字系統(tǒng)一般由控制部件和運算部件組成，在時脈的驅(qū)動下，控制部件控制運算部件完成所要執(zhí)行...
鋯石FPGA A4_Nano開發(fā)板視頻：FIFO IP核的使用講解
FIFO是隊列機(jī)制中最簡單的，每個接口上都存在FIFO隊列，表面上看FIFO隊列并沒有提供什么QoS（Quality of Service，服務(wù)質(zhì)量）保證，甚至很多人認(rèn)為FIFO嚴(yán)格意義上不算做一種隊列技術(shù)。...
鋯石FPGA A4_Nano開發(fā)板視頻：Verilog基礎(chǔ)知識和語法的講解
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復(fù)雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)...
鋯石FPGA A4_Nano開發(fā)板視頻：Verilog關(guān)于問題解惑
Verilog HDL語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。因此，用這種語言編寫的模型能夠使用Verilog仿真器進(jìn)行驗證。語言從C編程語言中繼承了多種操作符和結(jié)構(gòu)...
鋯石FPGA A4_Nano開發(fā)板視頻：時序電路的分析與設(shè)計
時序電路，是由最基本的邏輯門電路加上反饋邏輯回路（輸出到輸入）或器件組合而成的電路，與組合電路最本質(zhì)的區(qū)別在于時序電路具有記憶功能。...
鋯石FPGA A4_Nano開發(fā)板視頻：時序邏輯電路
時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決于當(dāng)時的輸入信號，而且還取決于電路原來的狀態(tài)，或者說，還與以前的輸入有關(guān)。...
鋯石FPGA A4_Nano開發(fā)板視頻：RAM IP的使用講解
隨機(jī)存取存儲器（RAM）既可向指定單元存入信息又可從指定單元讀出信息。任何RAM中存儲的信息在斷電后均會丟失，所以RAM是易失性存儲器。...
鋯石FPGA A4_Nano開發(fā)板視頻：PLL IP核的使用講解
PLL用于振蕩器中的反饋技術(shù)。 許多電子設(shè)備要正常工作，通常需要外部的輸入信號與內(nèi)部的振蕩信號同步。一般的晶振由于工藝與成本原因，做不到很高的頻率，而在需要高頻應(yīng)用時，由相應(yīng)...
鋯石FPGA A4_Nano開發(fā)板視頻：數(shù)碼管外設(shè)講解
數(shù)碼管的最常見形式有10個陰極，形狀為數(shù)字0到9，某些數(shù)碼管還有一個或兩個小數(shù)點。然而也有其他類型的數(shù)碼管顯示字母、標(biāo)記和符號。如一種“數(shù)碼管”，其陰極為一個模板制成的面具，...
鋯石FPGA A4_Nano開發(fā)板視頻：寄存器與計數(shù)器
計數(shù)器就是實現(xiàn)這種運算的邏輯電路，計數(shù)器在數(shù)字系統(tǒng)中主要是對脈沖的個數(shù)進(jìn)行計數(shù)，以實現(xiàn)測量、計數(shù)和控制的功能，同時兼有分頻功能，計數(shù)器是由基本的計數(shù)單元和一些控制門所組成...
鋯石FPGA A4_Nano開發(fā)板視頻：按鍵外設(shè)計進(jìn)階
單片機(jī)組成的小系統(tǒng)中，有的需要人機(jī)交互功能，按鍵是最常見的輸入方式。最常見的按鍵電路大致有，一對一的直接連接和動態(tài)掃描的矩陣式連接兩種。...
鋯石FPGA A4_Nano開發(fā)板視頻：AD的實際應(yīng)用
模/數(shù)轉(zhuǎn)換器或者模數(shù)轉(zhuǎn)換器是指將連續(xù)變化的模擬信號轉(zhuǎn)換為離散的數(shù)字信號的器件。真實世界的模擬信號，例如溫度、壓力、聲音或者圖像等，需要轉(zhuǎn)換成更容易儲存、處理和發(fā)射的數(shù)字形...
2019-09-29 標(biāo)簽：FPGAAD模數(shù)轉(zhuǎn)換器 2626
鋯石FPGA A4_Nano開發(fā)板視頻：什么是Qsys？如何構(gòu)建一個Qsys系統(tǒng)？
視頻中進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qsys豐富多彩的內(nèi)置IP，以及Avalon總線接口規(guī)范，然后我們又以Avalon總線接口規(guī)范為基礎(chǔ)，進(jìn)一步定制了開發(fā)板所有外設(shè)的IP核。最后，我們又以系統(tǒng)...
鋯石FPGA A4_Nano開發(fā)板視頻：軟核演練（3）
IP軟核通常是用HDL文本形式提交給用戶，它經(jīng)過RTL級設(shè)計優(yōu)化和功能驗證，但其中不含有任何具體的物理信息。...
鋯石FPGA A4_Nano開發(fā)板視頻：讓你的Qsys系統(tǒng)上電自啟動
QSYS是SoPC Builder的新一代產(chǎn)品。QSYS系統(tǒng)集成工具自動生成互聯(lián)邏輯，連接IP和子系統(tǒng)QSYS的設(shè)計理念是提高設(shè)計抽象級，從而使機(jī)器自動生成底層代碼。...
鋯石FPGA A4_Nano開發(fā)板視頻：NiOS II硬件框架結(jié)構(gòu)深入剖析（1）
Nios Ⅱ處理器具有完善的軟件開發(fā)套件，包括編譯器、集成開發(fā)環(huán)境（IDE）、JTAG調(diào)試器、實時操作系統(tǒng)（RTOS）和TCP/IP協(xié)議棧。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
