連接器
電子發(fā)燒友網(wǎng)連接器技術(shù)專欄，內(nèi)容有連接器、光纖連接器、工業(yè)連接器、汽車連接器、電線電纜、接插件以及連接器技術(shù)的其它應(yīng)用方案等；是電子工程師學(xué)習(xí)連接器技術(shù)的好欄目。
FPGA之流水線練習(xí)5：實(shí)現(xiàn)4輸入的乘法運(yùn)算
流水線工作方式可節(jié)約工廠生產(chǎn)成本，可一定程度上節(jié)約生產(chǎn)工人數(shù)量，實(shí)現(xiàn)一定程度的自動化生產(chǎn)，前期投入不大，回報(bào) 率高。...
CPU與FPGA通過異步接口信號實(shí)現(xiàn)通信
FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元，可配置邏輯塊，數(shù)字時鐘管理模塊，嵌入式塊RAM，布線資源，內(nèi)嵌專用硬核，底層內(nèi)嵌功能單元。由于FPGA具有布線資源豐富，可重復(fù)編程和集成度高，...
FPGA之FIFO的原理概述
FIFO隊(duì)列不對報(bào)文進(jìn)行分類，當(dāng)報(bào)文進(jìn)入接口的速度大于接口能發(fā)送的速度時，F(xiàn)IFO按報(bào)文到達(dá)接口的先后順序讓報(bào)文進(jìn)入隊(duì)列，同時，F(xiàn)IFO在隊(duì)列的出口讓報(bào)文按進(jìn)隊(duì)的順序出隊(duì)，先進(jìn)的報(bào)文將先...
FPGA之流水線練習(xí)（2）：設(shè)計(jì)思路
流水線安裝時工作地的排列要符合工藝路線，當(dāng)工序具有兩個以上工作地時，要考慮同一工序工作地的排列方法。一般當(dāng)有兩個或兩個以上偶數(shù)個同類工作地時，要考慮采用雙列布置，將它們分...
FPGA之流水線練習(xí)5：設(shè)計(jì)思路
流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。在CPU中由5—6個不同功能的電路單元組成一條指令處理流水線，然后將一條X86指令分成5—6步后再由這些電路單元分別執(zhí)行，這樣就能實(shí)現(xiàn)在一...
FPGA之異步練習(xí)2：接口時序參數(shù)
異步時序電路是指電路中除以使用帶時鐘的觸發(fā)器外,還可以使用不帶時鐘的觸發(fā)器和延遲元件作為存儲元件;電路中沒有統(tǒng)一的時鐘;電路狀態(tài)的改變由外部輸入的變化直接引起。...
FPGA之FIFO練習(xí)3：設(shè)計(jì)思路
根據(jù)FIFO工作的時鐘域，可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時鐘和寫時鐘為同一個時鐘。在時鐘沿來臨時同時發(fā)生讀寫操作。異步FIFO是指讀寫時鐘不一致，讀寫時鐘是互相獨(dú)立的。...
FPGA之三態(tài)門
三態(tài)電路可提供三種不同的輸出值：邏輯“0”，邏輯“1”和高阻態(tài)。高阻態(tài)主要用來將邏輯門同系統(tǒng)的其他部分加以隔離。例如雙向I/O電路和共用總線結(jié)構(gòu)中廣泛應(yīng)用三態(tài)特性。...
FPGA之FIFO練習(xí)
FIFO隊(duì)列具有處理簡單，開銷小的優(yōu)點(diǎn)。但FIFO不區(qū)分報(bào)文類型，采用盡力而為的轉(zhuǎn)發(fā)模式，使對時間敏感的實(shí)時應(yīng)用（如VoIP）的延遲得不到保證，關(guān)鍵業(yè)務(wù)的帶寬也不能得到保證。...
FPGA之FIFO練習(xí)1：設(shè)計(jì)思路
FIFO隊(duì)列具有處理簡單，開銷小的優(yōu)點(diǎn)。但FIFO不區(qū)分報(bào)文類型，采用盡力而為的轉(zhuǎn)發(fā)模式，使對時間敏感的實(shí)時應(yīng)用（如VoIP）的延遲得不到保證，關(guān)鍵業(yè)務(wù)的帶寬也不能得到保證。...
用代碼實(shí)現(xiàn)數(shù)字時鐘功能及進(jìn)行modelsim仿真
ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯...
FPGA之異步練習(xí)2：設(shè)計(jì)思路
異步雙方不需要共同的時鐘，也就是接收方不知道發(fā)送方什么時候發(fā)送，所以在發(fā)送的信息中就要有提示接收方開始接收的信息，如開始位，同時在結(jié)束時有停止位。...
FPGA之入門大串講
從芯片器件的角度講，F(xiàn)PGA 本身構(gòu)成 了半定制電路中的典型集成電路，其中含有數(shù)字管理模塊、內(nèi)嵌式單元、輸出單元以及輸入單元等。...
正點(diǎn)原子FPGA之基礎(chǔ)外設(shè)：紅外遙控實(shí)驗(yàn)
正點(diǎn)原子FPGA開發(fā)板配套視頻...
正點(diǎn)原子FPGA之基礎(chǔ)外設(shè)：DS18B20溫度傳感器實(shí)驗(yàn)(1)
正點(diǎn)原子FPGA開發(fā)板配套視頻...
正點(diǎn)原子FPGA之基礎(chǔ)外設(shè)：DS18B20溫度傳感器實(shí)驗(yàn)(2)
正點(diǎn)原子FPGA開發(fā)板配套視頻...
正點(diǎn)原子FPGA之基礎(chǔ)外設(shè)：程序設(shè)計(jì)
正點(diǎn)原子FPGA開發(fā)板配套視頻...
2019-09-06 標(biāo)簽：FPGA設(shè)計(jì)程序 3071
正點(diǎn)原子FPGA之基礎(chǔ)外設(shè)：DHT11溫濕度傳感器實(shí)驗(yàn)
正點(diǎn)原子FPGA開發(fā)板配套視頻...
FPGA之軟核演練篇：緊耦合指令或數(shù)據(jù)存儲端口
緊耦合就是模塊或者系統(tǒng)之間關(guān)系太緊密，存在相互調(diào)用。緊耦合系統(tǒng)的缺點(diǎn)在于更新一個模塊的結(jié)果導(dǎo)致其它模塊的結(jié)果變化，難以重用特定的關(guān)聯(lián)模塊。...
FPGA之軟核演練篇：Nios II用戶程序上電自啟動
Nios Ⅱ處理器具有完善的軟件開發(fā)套件，包括編譯器、集成開發(fā)環(huán)境（IDE）、JTAG調(diào)試器、實(shí)時操作系統(tǒng)（RTOS）和TCP/IP協(xié)議棧。設(shè)計(jì)者能夠用Altera Quartus Ⅱ開發(fā)軟件中的SOPC Builder系統(tǒng)開發(fā)工具很...
FPGA之軟核演練篇：PIO內(nèi)核配置選項(xiàng)
PIO即可自由組裝成一體電腦的新型準(zhǔn)電腦，它把顯示器、機(jī)箱、電源、光驅(qū)和鍵鼠融為一體，需自由購買CPU 、主板、硬盤、內(nèi)存等組裝成一體電腦的硬件系統(tǒng)開放平臺。...
FPGA之軟核演練篇：影子寄存器組
ARM核是一個非常緊湊的設(shè)計(jì)，影子寄存器的引入就是這種設(shè)計(jì)的表現(xiàn)。通過引入影子寄存器，指令可以重復(fù)使用相同的寄存器編碼，但是在不同模式下，這些編碼對應(yīng)不同的物理寄存器。比如...
FPGA之軟核演練篇：Nios II程序
Nios Ⅱ處理器支持 Nios Ⅱ處理器支持頁面提供了對Nios Ⅱ 設(shè)計(jì)者有幫助的多種信息，其中包括使用許可、下載、參考設(shè)計(jì)、文檔資料、在線展示及常見問題。...
FPGA之軟核演練篇：構(gòu)建Qsys系統(tǒng)的硬件部分
軟核演練篇包含了哪些內(nèi)容：該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點(diǎn)，在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qsys豐富多彩的內(nèi)置IP，以及Avalon總線接口規(guī)范，...
FPGA之軟核演練篇：內(nèi)置IP核之EPCS的理論實(shí)戰(zhàn)講解
EPCS是串行存儲器，NiosII 不能直接從EPCS中執(zhí)行程序，它實(shí)際上是執(zhí)行EPCS控制器的片內(nèi)ROM中的代碼（即Bootloader），把EPCS中的程序搬到RAM中執(zhí)行。...
FPGA之軟核演練篇：PIO應(yīng)用實(shí)例
PIO即可自由組裝成一體電腦的新型準(zhǔn)電腦，它把顯示器、機(jī)箱、電源、光驅(qū)和鍵鼠融為一體，需自由購買CPU 、主板、硬盤、內(nèi)存等組裝成一體電腦的硬件系統(tǒng)開放平臺。...
FPGA之軟核演練篇：如何在Qsys系統(tǒng)中內(nèi)置IP
軟核演練篇包含了哪些內(nèi)容：該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點(diǎn)，在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qsys豐富多彩的內(nèi)置IP，以及Avalon總線接口規(guī)范，...
FPGA之軟核演練篇：NIOS II軟件框架結(jié)構(gòu)深入剖析
使用Nios Ⅱ軟件開發(fā)工具能夠?yàn)镹ios Ⅱ系統(tǒng)構(gòu)建軟件，即一鍵式自動生成適用于系統(tǒng)硬件的專用C/C++運(yùn)行環(huán)境。Nios Ⅱ集成開發(fā)環(huán)境（IDE）提供了許多軟件模板，簡化了項(xiàng)目設(shè)置。此外，Nios Ⅱ開...
2019-12-09 標(biāo)簽：FPGA操作系統(tǒng)NIOSII 2576
FPGA之軟核演練篇：內(nèi)置IP核之System ID的講解
軟核演練篇包含了哪些內(nèi)容：該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點(diǎn)，在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qsys豐富多彩的內(nèi)置IP，以及Avalon總線接口規(guī)范，...
FPGA之軟核演練篇：DMA傳輸?shù)倪^程步驟介紹
DMA方式主要適用于一些高速的I/O設(shè)備。這些設(shè)備傳輸字節(jié)或字的速度非?？臁τ谶@類高速I/O設(shè)備，如果用輸入輸出指令或采用中斷的方法來傳輸字節(jié)信息，會大量占用CPU的時間，同時也容易造...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
