歷史的魅力在于它給你機會，也會拖你下馬；它陽光普照，也在光背后隱藏陰影；它包容一切，卻最終只會選擇一個方向。

正如半導體工藝的歷史“圖譜”。目前其最大推動力無疑來自5G SoC大賽，一眾選手明爭暗斗，你方唱罷我出場，潛臺詞都以傲視對手為注解。而不論性能如何膠著，工藝是這些廠商不得不大書特書的依仗。但與一眾對手5nm或7nm相持不同的是，紫光展銳以采用臺積電6nm EUV工藝站上了擂臺賽。6nm藏著什么樣的玄機？5nm之后的3nm何時實現(xiàn)？未來的技術分叉路徑又該如何選擇？

歷史的“比拼”

翻看工藝選手的歷史，到現(xiàn)在已進階到“三國殺”的戲碼。

但工藝的賽程已跳脫出最初的“賽道”。一位在業(yè)界耕耘多年的資深前輩衛(wèi)睿對集微網(wǎng)記者指出，在45nm之前，柵級寬度是所有線寬最小的，45nm表示第一層金屬柵級寬度為45nm，有著嚴格的定義；但到了45nm之后，柵級寬度已不是最小的寬度，業(yè)界拿Mental Pitch即金屬引線之間間隔的一半來定義，因經(jīng)過整個工藝流程，會有偏差，為不造成出入，選取金屬引線之間間隔的一半為工藝級，這樣一直走到20nm。

但之后進入了新的分水嶺?！白?0nm之后，多少納米則基本變成一個Marketing宣傳的工具，相對之下英特爾比較保守，其10nm相當于臺積電和三星的7nm相當，從中可看出臺積電和三星Marketing的策略比較激進。” 衛(wèi)睿如此定調(diào)。

衛(wèi)睿還舉例道，幾年前被問及工藝節(jié)點走向何方時，他的判斷是3nm，但現(xiàn)在據(jù)2nm工藝研發(fā)的指標來看都比3nm保守。

因而再來看待6nm已能從容。業(yè)界專家莫大康老師從性價比角度解讀說，臺積電在2019年7nm營收達94億美元，產(chǎn)能在7萬片，而2020年5nm開始量產(chǎn)，目標占10%，約35億美元，表明5nm的產(chǎn)能約3萬片。作為客戶，選擇工藝取決于市場，5nm、6nm或7nm價格不同，成品率也肯定不同，相信7nm已經(jīng)成熟，而5nm則剛量產(chǎn)，產(chǎn)能緊張，成品率也會低，而采用6nm，可以采用7nm平臺相對容易，讓客戶更多一種選擇。

在集微網(wǎng)此前報道中，臺積電中國區(qū)業(yè)務發(fā)展副總經(jīng)理陳平就提到，6nm是7nm的延伸和拓展，生態(tài)環(huán)境兼容，設計IP也可在6nm上復用，客戶可更加便捷地導入，在提高產(chǎn)品性能的同時兼顧了成本。據(jù)悉其晶體管密度相比上一代提高了18%，功耗也降低了8%。

而相對于工藝沖鋒向前的“激進”，大小節(jié)點的概念也在盛行?！坝械墓?jié)點是重要的，有的則不重要，比如20nm不重要，16nm是重要的；10nm不重要，7nm重要。原因在于通常兩年升級一個節(jié)點，但智能手機等大宗客戶基本每年都要推新款手機，相應地要求手機芯片每一年采用新節(jié)點，畢竟單從數(shù)字來看，采用5nm工藝節(jié)點就顯得比7nm高出一籌。”衛(wèi)睿提出了自己的觀點。因而，那些爭先恐后要比拼先進工藝的廠商自然也高舉高打，一起合力向下一節(jié)點沖鋒，各得其所。

3nm的“分野”

無論如何，工藝的“速度與激情”同在上演。

而5nm/3nm已儼然成為代工巨頭的“下一戰(zhàn)”。臺積電為確保7nm、5nm的供應，正加快設備購買，設備廠大受裨益。據(jù)悉臺積電在2020年的投資將達到150-160億美元，也是臺積電史上最高的資本支出，而80%的開支會用于先進產(chǎn)能擴增，包括7nm、5nm及3nm，另外20%主要用于先進封裝及特殊制程。而其3nm工廠亦計劃在2020年動工，最快于2022年年底開始量產(chǎn)。

正如衛(wèi)睿所言，5nm之后應該是3nm，同為重要節(jié)點，而4nm不重要。

“千年老二”三星自然也不斷砸下重金。根據(jù)三星的規(guī)劃，計劃在未來十年投資1160億美元，其中五百多億美元是投向晶圓制造。2月20日，三星宣布其首條基于EUV技術的生產(chǎn)線V1已開始大規(guī)模量產(chǎn)，正在生產(chǎn)7nm、6nm移動芯片，并將繼續(xù)進階直至3nm節(jié)點。

而在英特爾2020年的設備投資計劃中，不僅要增加現(xiàn)有14nm/10nm的產(chǎn)能，還要對7nm/5nm工藝進行投資?；蛟S，按照以往的邏輯，英特爾的5nm或相當于臺積電的3nm，只是不要再像10nm擠牙膏就好。

而真正的巔峰之戰(zhàn)或是3nm。莫大康分析說，從5nm到3nm，芯片的架構將改變，F(xiàn)inFET已不可行，有可能轉向GAA環(huán)柵架構，這是一大突破，需要有磨合時期。從目前看3nm已十分昂貴，至于2nm是否可行尚不好預測，即便技術可行，但成本太高將很難承受，這最終取決于市場。

外界已預計三星將在3nm節(jié)點使用GAA環(huán)柵架構工藝，但到目前為止臺積電仍未公開其3nm的工藝路線。無論如何，3nm注定成為工藝歷史的轉折點。

未來的“抉擇”

然而不論是3nm還是2nm，工藝終將走向宿命般的終局。

盡管莫大康老師認為面對未來，摩爾定律結束可能是個偽命題，半導體業(yè)仍將持續(xù)向前，但僅僅尺寸縮小越來越困難，只能另辟蹊徑，而新封裝、新材料和新架構將扮演“接力棒”角色。

正如衛(wèi)睿提到的是，臺積電最大的風險之一是面對摩爾定律終了之后的選擇。而他十分看好先進封裝在未來推動芯片性能向前邁進的動能，包括CSP、WLP、3D IC、SiP等。

與之相合的是，臺積電、三星、英特爾等紛紛涉足封測領域。要知道，臺積電今年百億美元投資的20%主要用于先進封裝及特殊制程，它在InFO、CoWoS等技術上的巨大成功，推動制造業(yè)、封測業(yè)以及基板企業(yè)投入了大量人力物力開展三維扇出技術的創(chuàng)新研發(fā)。英特爾近年來也在EMIB、Foveros 3D封裝等接連出招。

***國立高雄大學電機工程學系教授兼“先進構裝整合技術中心（APITC）”主任吳松茂在接受集微網(wǎng)記者采訪時就提到，應對先進封裝的技術門檻，需要設計和制造方緊密合作，而晶圓端的目光已逐漸從制造向上游走到設計端，未來產(chǎn)業(yè)鏈垂直整合將進一步加快，具備系統(tǒng)化SoC、SiP設計與驗證能力的新型產(chǎn)業(yè)模式將興起，而洗牌大戰(zhàn)亦難以避免。

“在很多時候，顯露于歷史書中的，不是最優(yōu)秀的、最有智慧的，而只是幸存的……”半導體工藝節(jié)點歷史也是如此嗎？（文中衛(wèi)睿為化名）