隨著特征縮放到達(dá)物理極限，半導(dǎo)體行業(yè)開(kāi)始研究后摩爾技術(shù)。在此領(lǐng)域，無(wú)論光刻技術(shù)節(jié)點(diǎn)，還是7納米傳統(tǒng)集成電路、28納米射頻集成電路，多芯片封裝對(duì)于在小形狀因子中集成多種功能是至關(guān)重要的。所有這些都必須確保低成本并在短時(shí)間內(nèi)上市。以此來(lái)看，Intel已經(jīng)開(kāi)發(fā)了幾種互連技術(shù)以實(shí)現(xiàn)小芯片（chiplet）的異構(gòu)集成。早在2018年，人們就在英特爾處理器上看到了這一技術(shù)的雛形，當(dāng)時(shí)稱(chēng)為嵌入式多芯片互連橋(EMiB)。今天，英特爾展示了另一種在處理器中使用有源轉(zhuǎn)接板和Foveros技術(shù)進(jìn)行芯片互連的方案。

Foveros允許3D面對(duì)面（F-F）堆疊，通過(guò)使用硅通孔(TSV)在有源轉(zhuǎn)接板上集成不同類(lèi)型的器件。轉(zhuǎn)接板作為不同小芯片之間的橋梁。它也包括低功率器件，如輸入/輸出(I/O)連接和高性能邏輯功率傳輸。

本報(bào)告分析的產(chǎn)品為英特爾Core i5-L16G7，特色是采用了英特爾的混合封裝技術(shù)。該技術(shù)依賴(lài)于Foveros F-F芯片堆疊和PoP結(jié)構(gòu)。該設(shè)計(jì)旨在將10nm運(yùn)算芯片與SK Hynix LPDDR4 DRAM集成在一個(gè)PoP架構(gòu)的封裝體中。該方案降低了功耗并提高了核心性能，同時(shí)降低形狀因子和Z高度，以適應(yīng)超級(jí)移動(dòng)應(yīng)用。在該結(jié)構(gòu)中，采用Foveros F-F技術(shù)和Via-Middle TSV工藝將10nm的運(yùn)算芯片與22nm轉(zhuǎn)接板直接互連，這樣就可以方便地將功率傳輸?shù)教幚砥餍酒稀?/p>

關(guān)于Intel Foveros 3D Packaging Technology

本報(bào)告對(duì)英特爾 Core i5-L16G7處理器進(jìn)行了詳盡分析，全面調(diào)研了英特爾混合封裝技術(shù)，還分析了集成在封裝體內(nèi)的LPDDR4X DRAM芯片。最后，它包含了完整的成本分析和器件銷(xiāo)售價(jià)格預(yù)估，并與臺(tái)積電的CoWoS技術(shù)進(jìn)行比較。

報(bào)告目錄

相關(guān)報(bào)告

Fan-Out Packaging Processes Comparison 2020

Advanced System-in-Package Technology in Apple’s AirPods Pro

Advanced packaging technology in the Apple Watch Series 4’s System-in-Package

Status of the Advanced Packaging Industry 2020

Advanced Packaging Quarterly Market Monitor

(x)PU: High-End CPU and GPU for Datacenter Applications 2020

責(zé)任編輯人：CC