西門子數(shù)字化工業(yè)軟件日前與矽品精密工業(yè)股份有限公司(矽品，SPIL)合作，針對 SPIL 的扇出型系列先進IC封裝技術開發(fā)并實施新的工作流程，以進行IC封裝裝配規(guī)劃以及3D LVS(layout vs. schematic)裝配驗證。該流程將應用于SPIL的2.5D和扇出型封裝系列技術。

為了滿足市場對于高性能、低功耗、小尺寸IC的上揚需求，IC設計的封裝技術也變得日益復雜，2.5D和3D配置等技術應運而生。這些技術將一個或多個具有不同功能的IC與增加的I/O和電路密度相結合，因此需要創(chuàng)建并查看多個裝配和LVS、連接關系、幾何形狀和元件間距場景。為了幫助客戶輕松實施這些先進的封裝技術，SPIL采用西門子的XpeditionSubstrate Integrator軟件和Calibre3DSTACK軟件，用于其扇出系列封裝技術的封裝規(guī)劃和3D LVS封裝裝配驗證。

矽品著力于開發(fā)和部署一套經(jīng)過驗證且包括全面3D LVS的工作流程，以進行先進封裝裝配規(guī)劃和驗證。西門子是該領域公認的領導廠商，擁有穩(wěn)健的技術能力并獲得市場的廣泛認可。矽品將在今后的生產(chǎn)中使用與西門子共同打造的流程來驗證我們的扇出系列技術。

王愉博博士

矽品精密工業(yè)股份有限公司

研發(fā)中心副總

SPIL的扇出型封裝系列能夠提供更大空間，在半導體區(qū)域之上布線更多的I/O，并通過扇出型工藝擴展封裝尺寸，而傳統(tǒng)封裝技術無法做到這一點。

西門子很高興與SPIL合作，為其先進封裝技術定義和提供必要的工作流程和技術。SPIL的客戶正努力探索更復雜的設計，SPIL和西門子也隨時準備為其提供所需的工作流程，將這些復雜設計加速推向市場。

AJ Incorvaia

西門子數(shù)字化工業(yè)軟件

電路板系統(tǒng)高級副總裁