AMD明年Zen5 APU性能確切，Strix Halo APU將應(yīng)用多芯粒
據(jù)4月26日網(wǎng)友Izzukias分享的一份114頁AMD官方文件確認(rèn)，將于明年發(fā)布的Zen 5 APU具有強(qiáng)大性能，Strix Halo APU將運(yùn)用多芯粒（Chiplet）設(shè)計(jì)，其內(nèi)嵌的40個(gè)CU（即20xWGP）超越了現(xiàn)今主流獨(dú)立顯卡。
文件進(jìn)一步夯實(shí)之前的曝料，AMD Zen 5 APU將包含常規(guī)版Strix Point和增強(qiáng)型“大杯”Strix Halo兩款產(chǎn)品。
Strix Point
常規(guī)版Strix Point將保持單芯片設(shè)計(jì)，但核心數(shù)量從8核16線程的Zen 4提升至12核24線程的Zen 5，核顯部分由12個(gè)RDNA 3.1 CU增至16個(gè)RDNA 3.5 CU，NPU運(yùn)算能力提高至50 TOPS，功耗范圍在45W~65W之間。
“大杯”Strix Halo
Strix Halo APU則更加強(qiáng)勁，采用多芯粒設(shè)計(jì)，搭載兩個(gè)8核心Zen 5芯片，共計(jì)16核32線程，同時(shí)配備40個(gè)RDNA 3.5 CU核顯，相較之下，AMD RX 7600 XT獨(dú)顯僅有32個(gè)CU。
廠家表示，Strix Halo的GPU性能堪比RTX 4060 Laptop，NPU運(yùn)算能力最高可達(dá)60 TOPS。Strix Halo APU的官方TDP設(shè)定為70W，但廠家可根據(jù)設(shè)備散熱設(shè)計(jì)進(jìn)行調(diào)整，最大可達(dá)130W以上。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
芯片
+關(guān)注
關(guān)注
463文章
54463瀏覽量
469722 -
amd
+關(guān)注
關(guān)注
25文章
5708瀏覽量
140456 -
線程
+關(guān)注
關(guān)注
0文章
510瀏覽量
20875
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
英偉達(dá)+聯(lián)發(fā)科，打入游戲本市場(chǎng)？
合作，通過更低的功耗，實(shí)現(xiàn)RTX 4070同級(jí)的性能，并搭載在更輕薄的機(jī)身內(nèi)。 ? APU（Accelerated Processing Unit，加速處理單元）是AMD推出的一種處理器架構(gòu)概念，主要理念是
芯粒設(shè)計(jì)與異質(zhì)集成封裝方法介紹
近年來，芯粒設(shè)計(jì)與異質(zhì)集成封裝技術(shù)受到了行業(yè)內(nèi)的廣泛關(guān)注，F(xiàn)PGA（如賽靈思與臺(tái)積電合作的Virtex系列）、微處理器（如AMD的EPYC系列、英特爾的Lakefield系列）等產(chǎn)品，均借助芯
Cadence工具如何解決芯粒設(shè)計(jì)中的信號(hào)完整性挑戰(zhàn)
在芯粒設(shè)計(jì)中，維持良好的信號(hào)完整性是最關(guān)鍵的考量因素之一。隨著芯片制造商不斷突破性能與微型化的極限，確保組件間信號(hào)的純凈性與可靠性面臨著前所未有的巨大挑戰(zhàn)。對(duì)于需要應(yīng)對(duì)信號(hào)完整性與電源完整性復(fù)雜問題的工程師而言，深入理解這些挑戰(zhàn)
UCIe協(xié)議代際躍遷驅(qū)動(dòng)開放芯粒生態(tài)構(gòu)建
在芯片技術(shù)從 “做大單片” (單片SoC)向 “小芯片組合” (芯粒式設(shè)計(jì))轉(zhuǎn)型的當(dāng)下，一套統(tǒng)一的互聯(lián)標(biāo)準(zhǔn)變得至關(guān)重要。UCIe協(xié)議便是一套芯粒芯片互聯(lián)的 “通用語言”。
面向芯粒設(shè)計(jì)的最佳實(shí)踐
半導(dǎo)體領(lǐng)域正經(jīng)歷快速變革，尤其是在人工智能（AI）爆發(fā)式增長(zhǎng)、對(duì)更高處理性能及能效需求持續(xù)攀升的背景下。傳統(tǒng)的片上系統(tǒng)（SoC）設(shè)計(jì)方案在尺寸與成本方面逐漸觸及瓶頸。此時(shí)，Multi-Die設(shè)計(jì)應(yīng)運(yùn)而生，將SoC拆分為多個(gè)稱為芯
借助Arm芯粒技術(shù)構(gòu)建計(jì)算未來
在我們近期與業(yè)界伙伴的多次交流中，明顯發(fā)現(xiàn)芯粒時(shí)代的大幕已徐徐拉開，行業(yè)已經(jīng)不再抱存對(duì)芯粒的質(zhì)疑態(tài)度，而是正在合作解決如何借助芯
芯粒技術(shù)的專利保護(hù)挑戰(zhàn)與應(yīng)對(duì)策略
本文由TechSugar編譯自SemiWiki在半導(dǎo)體行業(yè)中，許多產(chǎn)品由獨(dú)立制造和分銷的組件組裝而成，這一特點(diǎn)為商業(yè)專利保護(hù)帶來了特殊考量。而芯粒（Chiplet）的出現(xiàn)，則打破了這種傳統(tǒng)模式，它所
【「AI芯片：科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)
MI300，是AMD首款數(shù)據(jù)中心HPC級(jí)的APU
③英特爾數(shù)據(jù)中心GPU Max系列
3）新粒技術(shù)的主要使用場(chǎng)景
4）IP即芯粒
IP即
發(fā)表于 09-15 14:50
技術(shù)資訊 I 基于芯粒(小晶片)的架構(gòu)掀起汽車設(shè)計(jì)革命
的通信能力的支持，以提升車輛性能、舒適性和安全性。芯片行業(yè)的關(guān)鍵進(jìn)展之一是芯粒(小晶片)技術(shù)的橫空出世。芯粒(小晶片)具有靈活、可擴(kuò)展且經(jīng)濟(jì)
微電子所在芯粒集成電遷移EDA工具研究方向取得重要進(jìn)展
隨著高性能人工智能算法的快速發(fā)展，芯粒（Chiplet）集成系統(tǒng)憑借其滿足海量數(shù)據(jù)傳輸需求的能力，已成為極具前景的技術(shù)方案。該技術(shù)能夠提供高速互連和大帶寬，減少跨封裝互連，具備低成本、高性能
從Ascend 910D看芯粒創(chuàng)新，半導(dǎo)體行業(yè)將迎重大變局
性能的提升。在此背景下，無論是深耕行業(yè)多年的老牌企業(yè)，還是新入局的創(chuàng)新力量，都積極推出基于先進(jìn)封裝理念的產(chǎn)品與方案，以此作為提升計(jì)算能力的關(guān)鍵路徑。 ? 今年 6月 華為 憑借Ascend?910D這款基于芯粒的AI處理器設(shè)計(jì)引
江波龍企業(yè)級(jí)DDR5 RDIMM率先完成AMD Threadripper PRO 9000WX系列兼容性認(rèn)證
2025年7月23日，AMD（超威半導(dǎo)體）正式發(fā)布了基于全新Zen5架構(gòu)的銳龍線程撕裂者Threadripper9000系列處理器，包括面向?qū)I(yè)工作站的撕裂者
行芯科技亮相第三屆芯粒開發(fā)者大會(huì)
在剛剛于無錫圓滿落幕的第三屆芯粒開發(fā)者大會(huì)——這場(chǎng)匯聚全球頂尖芯片企業(yè)、科研機(jī)構(gòu)及產(chǎn)業(yè)鏈專家的盛會(huì)上，行芯科技作為國(guó)內(nèi)Signoff領(lǐng)域的領(lǐng)軍企業(yè)，受邀發(fā)表了主題演講《面向3DIC的Signoff挑戰(zhàn)與行
TI芯品CC2745P10-Q1具有1MB閃存、HSM、APU、CAN-FD 和 +20dBm 的汽車級(jí)SimpleLink? 低功耗 Bluetooth6.0無線MCU
TI芯品CC2745P10-Q1具有1MB閃存、HSM、APU、CAN-FD 和 +20dBm 的汽車級(jí)SimpleLink? 低功耗 Bluetooth6.0無線MCU
多芯粒2.5D/3D集成技術(shù)研究現(xiàn)狀
面向高性能計(jì)算機(jī)、人工智能、無人系統(tǒng)對(duì)電子芯片高性能、高集成度的需求，以 2.5D、3D 集成技術(shù)為代表的先進(jìn)封裝集成技術(shù)，不僅打破了當(dāng)前集成芯片良率降低、成本驟升的困境，也是實(shí)現(xiàn)多種類型、多種材質(zhì)、多種功能芯
評(píng)論