據(jù)了解，高效能計(jì)算機(jī)公司近期宣布已經(jīng)成功籌集了1600萬美元的種子輪投資。他們致力于在一年內(nèi)搭建包括編譯器與硅芯片在內(nèi)的全新的技術(shù)堆棧。

此舉旨在創(chuàng)造一款“通用且高能效的后馮-諾依曼處理器設(shè)計(jì)”，使其易于編程。

該公司的創(chuàng)始人兼首席執(zhí)行官布蘭登·露西亞表示：當(dāng)今的計(jì)算機(jī)效率低下，主流的馮-諾依曼處理器設(shè)計(jì)浪費(fèi)了99%的能源。他強(qiáng)調(diào)，這種低效已經(jīng)深入到設(shè)計(jì)之中。

為了提升效率，我們需要對計(jì)算機(jī)設(shè)計(jì)進(jìn)行徹底的反思。

該公司研發(fā)的架構(gòu)并非按照馮-諾依曼設(shè)計(jì)執(zhí)行指令序列，而是采用“指令電路”形式表達(dá)程序，展示哪些指令可交互。這種設(shè)計(jì)被稱為Fabric處理器架構(gòu)，目前已在Monza測試SoC中實(shí)現(xiàn)。

Lucia近期接受歐洲eeNews采訪時(shí)進(jìn)一步闡述了公司的理念，IT之家對此進(jìn)行了以下簡要概括：

我們的架構(gòu)基于卡內(nèi)基梅隆大學(xué)的研究成果，同時(shí)開發(fā)編譯器和軟件棧，設(shè)計(jì)時(shí)注重通用性。

我們無需寄存器流或每次周期都進(jìn)行指令取回。磁貼的子集也是內(nèi)存訪問磁貼——這是一種高效的內(nèi)存結(jié)構(gòu)設(shè)計(jì)。

芯片初始性能為1.3至1.5TOPS/W，功耗為500mW至600mW，但這只是起點(diǎn)。預(yù)計(jì)到2025年，我們將在200MHz的頻率下達(dá)到100GOPS，并有望在功耗不變的前提下將性能提升10至100倍。