作者簡介PROFILE
碳化硅專家里最會寫的,不間斷傳遞硬核技術(shù)
在電力電子領(lǐng)域,SiC MOSFET 正憑借高頻、高效、高溫的顯著優(yōu)勢在新能源汽車、光伏儲能、工業(yè)電源等核心場景加速滲透。SiC MOSFET能復(fù)用硅基器件(如垂直型MOSFET或IGBT)的許多基本的器件設(shè)計概念,另外用于驗證Si MOSFET/IGBT長期穩(wěn)定性的許多方法可以直接用到SiC MOSFET上。但更深入的分析表明,基于SiC的MOSFET還需要進行一些不同于Si器件的額外可靠性試驗。主要基于以下原因:
1
材料特性:優(yōu)勢與風(fēng)險并存
1. 超寬禁帶的高壓應(yīng)力挑戰(zhàn):SiC 的禁帶寬度約為 3.26eV,是硅的近 3 倍,臨界場強可達硅的10倍。但柵極SiC/SiO?界面的缺陷會在長期電應(yīng)力下不斷積累,逐漸引發(fā)柵氧層老化、擊穿。這種失效具有隱蔽性和累積性,只有通過針對性的長期試驗,才能評估其壽命極限。
2. 熱導(dǎo)率失配導(dǎo)致的高頻熱循環(huán)疲勞:SiC 的熱導(dǎo)率約為硅的 3 倍,散熱能力更強,但與封裝材料(銅、陶瓷)的熱膨脹系數(shù)差異更大。同時SiC的楊氏模量比Si更大,所以位于功率模塊中的SiC芯片在溫度循環(huán)期間會在焊接點中誘發(fā)更多塑性應(yīng)變。因此,SiC的秒級功率循環(huán)能力才比采用相同互連技術(shù)的Si更低。
2
器件結(jié)構(gòu):MOS 結(jié)構(gòu)帶來的固有脆弱點
1. 超薄柵氧層的電擊穿風(fēng)險:傳統(tǒng)Si IGBT柵氧化層厚度約為80nm。為保證導(dǎo)通性能,平面型SiC MOSFET 的柵氧層厚度僅約 40nm~50nm,溝槽柵器件氧化層厚度可提升至70nm。但由于SiC 與 SiO?界面存在大量固定電荷和陷阱,相較于Si器件較厚的柵氧結(jié)構(gòu),SiC更易受電場、溫度影響,因此柵氧可靠性是可靠性驗證的重中之重。
2. 極短的短路耐受時間:大部分SiC MOSFET廠商并沒有標稱短路耐量,僅有英飛凌等少數(shù)廠商能標稱 2-5μs的短路耐受時間,但仍低于大部分IGBT。這是由于SiC MOSFET具有更小的芯片面積與更薄的外延層,因而具有更高的電流密度,從而導(dǎo)致短路時熱量非常集中。如何保證SiC MOSFET短路性能及評估短路后器件的長期可靠性亦是一大挑戰(zhàn)。
3
應(yīng)用場景:高頻開關(guān)的挑戰(zhàn)
1. 高擊穿電場引發(fā)的高壓動態(tài)應(yīng)力:SiC 的擊穿電場強度是硅的 10 倍,使其可在高于1000V的高壓母線下穩(wěn)定工作,且器件尺寸更小。但高壓工況下,其關(guān)斷 dv/dt 可達 50kV/μs 以上,容易引發(fā)寄生振蕩、電壓過沖等動態(tài)問題,超出傳統(tǒng)器件測試從的應(yīng)力場景。
2. 高壓高溫高濕聯(lián)合應(yīng)力挑戰(zhàn)。在新能源汽車、光伏等應(yīng)用場景中,SiC MOSFET 需同時承受高壓、高溫、高濕的聯(lián)合作用。水分子會通過封裝間隙滲入,在高壓電場驅(qū)動下引發(fā)電化學(xué)遷移,導(dǎo)致器件失效。傳統(tǒng)的低壓濕度測試,完全無法模擬這種極環(huán)境,無法發(fā)現(xiàn)此類潛在風(fēng)險。
SiC MOSFET 專屬可靠性
試驗項目全解析
在過去25年里開發(fā)和生產(chǎn)基于SiC的功率器件的過程中,英飛凌對SiC MOSFET面臨的挑戰(zhàn)與風(fēng)險進行了深入的分析。為了能夠評估SiC MOSFET器件的臨界運行條件,并了解新的潛在失效機制,需要在開發(fā)階段引入新的測試項目,以驗證技術(shù)平臺的可靠性。
1
柵極可靠性專屬試驗
SiC MOSFET 在零漏極電壓、柵極高頻切換的工作條件下,會出現(xiàn)一種特殊的性能退化現(xiàn)象,英飛凌將其命名為柵極開關(guān)不穩(wěn)定性(GSI),觸發(fā)這種退化的應(yīng)力模式則被稱為柵極開關(guān)應(yīng)力GSS,業(yè)內(nèi)也常稱其為 AC BTI、DGS 等。簡單來說,柵極開關(guān)不穩(wěn)定性的核心表現(xiàn)是:器件閾值電壓會隨著累積開關(guān)循環(huán)次數(shù)的增加持續(xù)升高,這種漂移是 SiC 器件獨有的,且在高頻開關(guān)場景中尤為顯著。為評估 SiC MOSFET閾值電壓穩(wěn)定性,英飛凌與JEDEC攜手制定了GSS測試標準。合格器件應(yīng)通過1000hr測試而無明顯退化。

2
高壓環(huán)境可靠性專屬試驗
高壓是 SiC MOSFET 的核心應(yīng)用特征,應(yīng)重點驗證高壓下的絕緣穩(wěn)定性與環(huán)境適應(yīng)性。由于SiC器件的終端尺寸變?。ㄒ驗椴牧系淖钄嗄芰Ω鼜姡员仨毷褂米銐蚩煽康奶厥忖g化技術(shù)。為了適應(yīng)SiC高dv/dt的應(yīng)用環(huán)境,除了靜態(tài)偏壓測試HTRB,動態(tài)偏壓測試DRB也必不可少。在DRB實驗中,dv/dt高達200V/ns,這對器件的終端區(qū)是非常嚴苛的挑戰(zhàn)。

標準HTRB中,柵極與源極短接。與基于硅的功率器件不同,SiC的氧化層可靠性試驗還必須涵蓋阻斷模式下的穩(wěn)定性。這是由于SiC MOSFET超高的臨界電場,對SiO2氧化層缺陷是嚴峻考驗。因此,SiC MOSFET在標準HTRB測試基礎(chǔ)上,應(yīng)追加負柵源電壓情形下的測試,這對柵極的質(zhì)量提出了更高要求。

3
短路與動態(tài)特性專屬試驗
前面提到過,SiC MOSFET因為電流密度高、芯片面積小、外延層高等原因,短路耐受時間相比IGBT低不少。市面上大多數(shù)廠家都無法保證SiC MOSFET的短路性能,只有英飛凌等少數(shù)廠家能承諾2~5us的短路時間。短路時間是如何標定的呢?是否只要在測試中承受住了幾us的短路電流,就能宣稱該器件具有短路能力?并不是這樣。對于經(jīng)受過短路事件的器件,仍然要評估其HTRB與HTGB,方能保證經(jīng)過短路的器件,仍然具有穩(wěn)定的表現(xiàn)與預(yù)期的壽命。

4
濕度專屬測試:AC-HTC
(交流-濕度和溫度循環(huán))
以上實驗尚不能完全模擬實際工作模式,因此英飛凌引入了AC-HTC(交流-濕度和溫度循環(huán))測試?,F(xiàn)場應(yīng)用中,比如在光伏逆變器場景下,開機前機柜中溫度很低,且有冷凝水;開機后,溫度上升,濕度下降。Ta=85°C/RH=85%條件下進行的標準試驗是為了防止在實際芯片表面出現(xiàn)冷凝,AC-HTC試驗則是引發(fā)冷凝,并通過在終端接區(qū)形成冷凝水層觸發(fā)額外的、與應(yīng)用有關(guān)的失效模式。
持續(xù)數(shù)小時的試驗周期可以分成兩個不同的階段:

a)Ta<0°C:低溫、高濕度,導(dǎo)致芯片表面出現(xiàn)冷凝水,模塊中的濕度很大。為防止發(fā)生自加熱進而導(dǎo)致冷凝水變干,在本階段不施加電壓。
b)Ta>0°C:當溫度上升到最高85°C時,以類似于在實際應(yīng)用中使用的較高頻率和電壓打開處于冷凝條件下的器件。
如果終端區(qū)的結(jié)構(gòu)設(shè)計和鈍化處理不夠充分,則將出現(xiàn)退化,導(dǎo)致在試驗期間和實際應(yīng)用中過早失效。合格的器件應(yīng)配備有新的疊層鈍化膜,用于在這些惡劣的條件下保護器件表面,才成功通過持續(xù)120天的AC-HTC試驗,而不出現(xiàn)任何明顯的退化。
結(jié)語
沿用傳統(tǒng)功率器件的驗證框架,本質(zhì)上是用 “舊標準” 衡量 “新器件”,必然會埋下可靠性隱患。唯有立足 SiC MOSFET的材料特性與獨有失效機理,在開發(fā)階段就引入專屬可靠性試驗項目,為SiC技術(shù)平臺構(gòu)建完整的考核體系,讓 SiC MOSFET 在新能源、工業(yè)等領(lǐng)域的應(yīng)用更加穩(wěn)健、可持續(xù)。
-
MOSFET
+關(guān)注
關(guān)注
151文章
10868瀏覽量
235261 -
SiC
+關(guān)注
關(guān)注
32文章
3897瀏覽量
70256 -
功率模塊
+關(guān)注
關(guān)注
11文章
709瀏覽量
47082
發(fā)布評論請先 登錄
如何測試SiC MOSFET柵氧可靠性
什么是MOSFET柵極氧化層?如何測試SiC碳化硅MOSFET的柵氧可靠性?
為何使用 SiC MOSFET
可靠性驗證
SiC-SBD關(guān)于可靠性試驗
SiC-MOSFET的可靠性
SiC MOSFET:經(jīng)濟高效且可靠的高功率解決方案
SiC MOSFET FIT率和柵極氧化物可靠性的關(guān)系
碳化硅SiC MOSFET:低導(dǎo)通電阻和高可靠性的肖特基勢壘二極管
高可靠性SiC MOSFET芯片優(yōu)化設(shè)計
ROHM SiC-MOSFET的可靠性試驗
SiC-MOSFET的可靠性
瞻芯電子交付碳化硅(SiC)MOSFET逾千萬顆 產(chǎn)品長期可靠性得到驗證
深度解析:為何 SiC MOSFET 必須構(gòu)建專屬可靠性驗證方法?
評論