73S8009C 演示板：智能卡接口評估的利器

在電子設計領域，對于智能卡接口集成電路的評估至關重要。Teridian Semiconductor Corporation 的 73S8009C 演示板為評估 73S8009C 32 引腳 QFN 智能卡接口 IC 提供了一個出色的平臺。下面，我們就來詳細了解一下這個演示板。

文件下載：73S8009C-DB.pdf

一、概述

73S8009C 演示板既可以作為獨立平臺與外部微控制器配合使用，也能作為子卡與 73S12xxF 評估平臺搭配。其套件包含了 73S8009C 演示板（Rev. 1）以及相關文檔，如 73S8009C 數(shù)據(jù)手冊和本用戶手冊。

二、使用注意事項

安全與靜電防護

連接帶電電壓到 73S8009C 演示板系統(tǒng)可能會導致板上出現(xiàn)危險電壓，因此在連接帶電電壓后處理演示板時要格外小心。同時，該演示板對靜電敏感，操作時需采取靜電防護措施。

工作條件與極限參數(shù)

超出這些額定值可能會對設備造成永久性損壞。

搭配 73S12xxF 評估板的注意事項

73S12xxF 評估板有 3.3 V 和 5.0 V 兩個電源。通常，5.0 V 電源連接到 73S8009C 板的 V_PC IN。通過配置跳線，73S8009C 可以為系統(tǒng)的其余部分提供 3.3 V 電源。如果需要，也可以斷開 73S8009C 的 V_DD 輸出與評估板其他部分的連接，使用 73S12xxF 評估板的 3.3 V 電源。

三、連接方式

所有數(shù)字信號和電源連接都通過 10 引腳的 J2 和 J4 連接器完成。

J4 連接器引腳說明

J2 連接器引腳說明

連接順序為：先給電源供電（根據(jù) JP2 設置，給 J4 的引腳 10 提供 3.3 V 或給 J2 的引腳 9 和 10 提供 5 V），按下 ON/OFF 按鈕，通過 J2 和 J4 連接控制信號，最后施加時鐘信號。

四、跳線、開關和測試點

跳線和開關

五、設計考慮因素

通用布局規(guī)則

• 路由 I/O 和輔助信號時要遠離卡接口信號。
• 盡量縮短 CLK 走線長度，減少彎曲，最好在一層走線（避免過孔到其他層），遠離其他走線，特別是 RST、I/O 和 V_CC。允許對 CLK 走線進行濾波，在智能卡連接器的 CLK 引腳可接高達 30 pF 到地的電容，也可將零 Ω 串聯(lián)電阻（R7）替換為不超過 100 Ω 的小電阻進行額外濾波。
• 盡量縮短 V_CC 走線長度，走線厚度至少為 0.5 mm，遠離其他走線，特別是 RST 和 CLK。
• RST 走線要遠離 V_CC 和 CLK 走線，允許接高達 30 pF 到地的電容進行濾波。
• 在器件的 V_DD 引腳附近放置 0.1 μF 電容并直接接地。
• 在器件的 V_PC 引腳附近放置 0.1 μF 和 10 μF 電容并直接接地。
• 在器件的 V_P 引腳附近放置 4.7 μF 電容并直接接地。
• 在智能卡連接器的 V_CC 引腳附近放置 0.47 μF 電容并直接接地。

符合 EMV 標準的優(yōu)化

演示板默認配置中，智能連接器的 CLK 引腳到地有一個 27 pF 電容（C12），RST 引腳到地有一個 27 pF 電容（C13）。這些電容可作為 CLK 和 RST 信號的濾波器，減少走線振鈴、降低對其他走線的耦合并減緩 CLK 信號的邊沿。在 EMV 測試環(huán)境中，這些濾波電容很有用，且對 NDS 測試無影響?？筛鶕?jù)具體應用調整或移除這些電容（值不超過 30 pF）以優(yōu)化性能。

電源輸入配置

USB 電源

USB 配置使用 V_BUS（4.4 至 5.5 V）供電，并可選 V_BAT 輸入。當 V_BUS 電源移除時，會自動切換到 V_BAT，切換過程平穩(wěn)，不會影響 73S8009C 和 V_DD 輸出電源的運行。施加 V_BUS 時，ON/OFF 開關功能被覆蓋，73S8009C 和 V_DD 輸出始終處于活動狀態(tài)。使用 V_BAT 供電時，ON/OFF 開關啟用。使用此配置時，V_PC 輸入不應連接其他電源。

單電源供電

單電源配置下，不連接 V_BUS 和 V_BAT 引腳，僅將電源連接到 V_PC（2.7 至 6.0 V）。

ON/OFF 開關操作

ON/OFF 開關使用按鈕切換 73S8009C 的開啟和關閉，開關輸入包含去抖電路。通電時，73S8009C 默認處于關閉狀態(tài)。關閉狀態(tài)下按下開關可開啟 73S8009C；開啟狀態(tài)下按下開關不會直接關閉，而是激活 OFF_REQ 信號。73S8009C 直到 OFF_ACK 被設置為高電平時才會關閉，這樣可讓主機處理器在斷電前執(zhí)行必要的關機任務。如果主機無需執(zhí)行關機任務，OFF_ACK 引腳可懸空，通過內部電阻連接跟隨 OFF_REQ 輸出狀態(tài)。當施加 V_BUS 時，73S8009C 自動開啟，ON/OFF 開關功能被覆蓋，但需注意 ON_OFF 輸入在 V_BUS 施加時會內部鎖存。移除 V_BUS 后，ON/OFF 開關輸入的鎖存狀態(tài)決定 73S8009C 的狀態(tài)。

六、其他信息

原理圖、PCB 布局和物料清單

文檔提供了 73S8009C 演示板的原理圖、PCB 布局圖和物料清單，方便工程師進行設計參考。

勘誤

73S8009C 演示板的 JP6 絲印存在錯誤，V_DD 和 GND 標注顛倒，已附上校正標簽。

訂購信息

73S8009C 32 引腳 QFN 演示板的訂購編號為 73S8009C - DB。

相關文檔

可從 Teridian Semiconductor Corporation 獲取 73S8009C 數(shù)據(jù)手冊和本演示板用戶手冊。

聯(lián)系信息

如需了解更多關于 Teridian Semiconductor 產(chǎn)品的信息或查詢 73S8009C 的可用性，可聯(lián)系： 地址：6440 Oak Canyon Road, Suite 100, Irvine, CA 92618 - 5201 電話：(714) 508 - 8800 傳真：(714) 508 - 8878 郵箱：scr.support@teridian.com 全球銷售辦事處列表可訪問 http://www.teridian.com。

總之，73S8009C 演示板為智能卡接口 IC 的評估提供了全面的解決方案，工程師在使用過程中需嚴格遵循相關的工作條件、連接方式和設計規(guī)則，以確保設備的正常運行和性能優(yōu)化。你在使用類似演示板時遇到過哪些問題呢？歡迎在評論區(qū)分享交流。