73S8014R/RN/RT 20SO 演示板用戶手冊(cè)解讀
一、引言
TERIDIAN 半導(dǎo)體公司的 73S8014R/RN/RT 演示板是評(píng)估 73S8014R/RN/RT 智能卡接口集成電路的平臺(tái)。它可以獨(dú)立運(yùn)行,也能作為子卡與 73S12xxF 評(píng)估平臺(tái)配合使用。這三款芯片在控制信號(hào)和功能上略有差異,比如 VCC 和時(shí)鐘分頻控制信號(hào)。73S8014R 和 73S8014RN 用 CMDVCC 和 5V/#V 控制信號(hào)生成 3V 或 5V 的 VCC,而 73S8014RT 重新定義了這些引腳,可選擇 5V、3V 和 1.8V 的 VCC。73S8014R 用 CLKDIV1 和 CLKDIV2 選擇 1、2、4 和 8 的時(shí)鐘分頻,73S8014RN 和 73S8014RT 則選擇 1、2、4 和 6 以支持 NDS 應(yīng)用。
文件下載:73S8014R-DB.pdf
安全與 ESD 注意事項(xiàng)
連接帶電電壓到演示板系統(tǒng)可能會(huì)導(dǎo)致危險(xiǎn)電壓,操作時(shí)要格外小心。而且演示板對(duì)靜電敏感,處理時(shí)需采取 ESD 防護(hù)措施。
開(kāi)始使用
電源供應(yīng)
給 J4 的 10 引腳施加 3.3V 電壓,給 J2 的 10 引腳施加 5V 電壓。
時(shí)鐘頻率設(shè)置
- 外部時(shí)鐘源設(shè)置:將 JP1 設(shè)置為 SCLK,把時(shí)鐘源施加到 J2 的 1 引腳,通過(guò)給 CLKDIV1 和 CLKDIV2 引腳施加 3.3V (1) 或 GND (0) 來(lái)設(shè)置不同的時(shí)鐘頻率。
- 使用晶體 Y1 設(shè)置:演示板中的晶體為 12MHz(NDS 應(yīng)用可用 27MHz),將 JP1 設(shè)置為 XTAL 位置,同樣通過(guò)給 CLKDIV1 和 CLKDIV2 引腳施加不同電壓來(lái)設(shè)置時(shí)鐘頻率。
推薦工作條件和絕對(duì)最大額定值
| 參數(shù) | 推薦工作條件 | 絕對(duì)最大額定值 |
|---|---|---|
| 電源電壓 VDD | 2.7 至 5.5 VDC | -0.5 至 6.0 VDC |
| 電源電壓 VPC | 4.75 至 5.5 VDC (ISO - 7816 和 EMV 應(yīng)用) 4.85V 至 5.5 VDC (NDS 應(yīng)用) |
-0.5 至 6.0 VDC |
| 環(huán)境工作溫度 | -40°C 至 +85°C | - |
| 數(shù)字輸入電壓 | 0V 至 VDD + 0.3V | -0.3 至 (VDD + 0.5) VDC |
| 存儲(chǔ)溫度 | - | -60 至 150°C |
| 引腳電壓 | - | -0.3 至 (VDD + 0.5) VDC |
| 引腳電流 | - | ±100mA |
| ESD 耐受 - 卡接口引腳 | - | +/- 6kV |
| ESD 耐受 - 其他引腳 | - | +/- 2kV |
二、設(shè)計(jì)考慮
通用布局規(guī)則
- CLK 信號(hào):CLK 信號(hào)的走線應(yīng)盡量短,少?gòu)澢?,最好在同一層走線,避免過(guò)孔到其他平面。同時(shí)要遠(yuǎn)離其他走線,特別是 RST 和 VCC。CLK 引腳可連接最大 30pF 到地的電容進(jìn)行濾波,也可使用不超過(guò) 100Ω 的 0Ω 串聯(lián)電阻 R7 進(jìn)行額外濾波。
- VCC 走線:VCC 走線要盡量短,線寬至少 0.5mm,且要遠(yuǎn)離其他走線,尤其是 RST 和 CLK。
- RST 走線:RST 走線要遠(yuǎn)離 VCC 和 CLK 走線,可連接最大 30pF 到地的電容進(jìn)行濾波。
- 電容放置:在器件的 VDD 引腳附近放置 0.1μF 電容并直接接地;在 VPC 引腳附近放置 0.1μF 和 10μF 電容并直接接地;在智能卡連接器的 VCC 引腳附近放置 1.0μF 電容并直接接地。
符合 NDS 的優(yōu)化
演示板默認(rèn)配置中,智能卡連接器的 CLK 引腳到地有 27pF 電容 C12,RST 引腳到地有 27pF 電容 C9。這些電容可對(duì) CLK 和 RST 信號(hào)進(jìn)行濾波,減少信號(hào)振鈴、耦合和邊緣速度。在 EMV 測(cè)試環(huán)境中這些電容有用,且對(duì) NDS 測(cè)試無(wú)影響??筛鶕?jù)具體應(yīng)用調(diào)整或移除這些電容。
三、硬件使用
板卡描述:跳線、開(kāi)關(guān)和測(cè)試點(diǎn)
| 項(xiàng)目編號(hào)(圖 2.1) | 原理圖和 PCB 絲印參考 | 名稱(chēng) | 用途 |
|---|---|---|---|
| 1 | J2 | 板卡 5V 電源和主機(jī)數(shù)字接口 | 收集板卡 5V 電源、73S8014R/RN/RT 數(shù)據(jù)接口 (IOUC)、外部時(shí)鐘 (SCLK) 和中斷 (OFF) 引腳。當(dāng) JP1 處于 XTAL 位置時(shí),外部時(shí)鐘 (SCLK) 可懸空;當(dāng) JP2 處于 3.3V 位置時(shí),5V 電源引腳可懸空。 |
| 2 | JP3 | VDD 選擇 | 選擇數(shù)字電壓為 5V 或 3.3V,此設(shè)置定義了與主機(jī)微控制器的接口電壓,也為 73S8014R/RN/RT 內(nèi)部電路提供電源電壓,默認(rèn)設(shè)置為 3.3V。 |
| 3、4、5、9 | TP7、TP5、TP3、TP4 | 測(cè)試點(diǎn):CLK、RST、VCC、I/O | 每個(gè)智能卡信號(hào)對(duì)應(yīng)一個(gè) 2 引腳測(cè)試點(diǎn),一個(gè)引腳為信號(hào)(如 VCC、CLK),另一個(gè)引腳為 GND。 |
| 6 | J4 | 板卡 3.3V 電源和數(shù)字控制信號(hào) | 收集板卡 3.3V 電源、73S8014R/RN/RT 主機(jī)控制信號(hào)引腳 RSTIN、CMDVCC / CMDVCC%、5V/#V / CMDVCC#、CLKDIV2 和 CLKDIV1。當(dāng) JP3 處于 5V 位置時(shí),3.3V 電源引腳可懸空。 |
| 7 | TP1 | PIN12 (VDDF_ADJ) | VDD 電壓故障調(diào)整。左邊引腳連接 73S8014R/RN/RT 的 VDDF_ADJ 引腳,右邊引腳為 GND。當(dāng)板卡上安裝電阻 R3 或電阻網(wǎng)絡(luò) R1 和 R3 時(shí),可調(diào)整內(nèi)部觸發(fā)卡停用序列的 VDD 故障電平。默認(rèn)情況下,電阻 R1 和 R3 未連接,內(nèi)部設(shè)置的 VDD 故障電平典型值為 2.3V。 |
| 8 | J6 | 智能卡連接器 | SIM/SAM 智能卡格式連接器。J6 與 PCB 下方的智能卡連接器 J5 并聯(lián),使用 J5 時(shí)不要插入 SIM/SAM 卡。 |
| 10 | JP1 | 時(shí)鐘選擇 | 選擇晶體或外部時(shí)鐘作為器件的頻率參考,默認(rèn)設(shè)置為晶體。 |
| 11 | J5 | 智能卡連接器 | 插入信用卡尺寸的卡時(shí),觸點(diǎn)面朝上。 |
73S8014R/RN/RT 引腳描述
卡接口引腳
| 名稱(chēng) | 引腳編號(hào) | 描述 |
|---|---|---|
| I/O | 14 | 卡 I/O:與卡之間的數(shù)據(jù)信號(hào),包含上拉電阻到 VCC。 |
| RST | 15 | 卡復(fù)位:向卡提供復(fù)位 (RST) 信號(hào)。 |
| CLK | 17 | 卡時(shí)鐘:向卡提供時(shí)鐘信號(hào) (CLK),時(shí)鐘速率由晶體振蕩器頻率或外部時(shí)鐘輸入以及 CLKDIV 選擇決定。 |
| PRES | 19 | 卡存在開(kāi)關(guān):高電平表示卡存在,未使用時(shí)應(yīng)接地,包含高阻抗下拉電阻。 |
| VCC | 18 | 卡電源 - 由序列器邏輯控制,LDO 調(diào)節(jié)器輸出,需要外部濾波電容連接到卡的 GND。 |
| GND | 16 | 卡地 |
其他引腳
| 名稱(chēng) | 引腳編號(hào) | 描述 |
|---|---|---|
| XTALIN | 9 | 晶體振蕩器輸入:可連接晶體或作為卡時(shí)鐘的源驅(qū)動(dòng)。 |
| XTALOUT | 10 | 晶體振蕩器輸出:連接到晶體。如果 XTALIN 用作外部時(shí)鐘輸入,則此引腳懸空。 |
| VDDF_ADJ | 12 | VDD 故障閾值調(diào)整輸入:可用于調(diào)整 VDDF 值(控制卡停用),未使用時(shí)必須懸空。 |
| VDD | 13 | 系統(tǒng)接口電源電壓和內(nèi)部電路電源電壓。 |
| VPC | 4 | LDO 調(diào)節(jié)器電源源。 |
| GND | 8、11 | 數(shù)字地 |
| CMDVCC (R) / CMDVCC% (RN/RT) | 6 | (R) - 命令 VCC(負(fù)斷言):此引腳為低電平時(shí),LDO 調(diào)節(jié)器將 VCC 電源升至卡并啟動(dòng)卡激活序列(如果卡存在)。 (RN/RT) - 一個(gè)或兩個(gè)引腳為低電平時(shí),LDO 將 Vcc 電源升至智能卡和智能卡接口到指定值。 |
| 5V/#V (R) / CMDVCC# (RN/RT) | 7 | (R) - 5 伏 / 3 伏卡選擇:邏輯 1 選擇 5 伏 VCC 和卡接口,邏輯 0 選擇 3 伏操作。使用單卡電壓時(shí),此引腳應(yīng)連接到 GND 或 VDD,未連接時(shí)包含高阻抗上拉電阻默認(rèn)選擇 5V 卡。 (RN/RT) 參考引腳 6 的說(shuō)明。 |
| CLKDIV1、CLKDIV2 | 設(shè)置從 XTAL 振蕩器(或外部時(shí)鐘輸入)到卡時(shí)鐘的分頻比,包含下拉電阻。 | |
| OFF | 1 | 中斷信號(hào)到處理器,低電平有效 - 多功能指示故障條件或卡存在,開(kāi)漏輸出配置,包含內(nèi)部 22kΩ 上拉電阻到 VDD。 |
| RSTIN | 2 | 復(fù)位輸入:此信號(hào)是卡的復(fù)位命令。 |
| I/OUC | 3 | 系統(tǒng)控制器與卡之間的數(shù)據(jù) I/O,包含上拉電阻到 VDD。 |
四、附錄
附錄包含評(píng)估板 PCB 的電氣原理圖、物料清單、絲印層(頂面和底面)、金屬層(頂面、中間 1 層接地平面、中間 2 層電源平面、底面)等信息。
五、聯(lián)系信息
如需了解更多關(guān)于 Teridian 半導(dǎo)體產(chǎn)品的信息或查詢(xún) 73S8014R/RN/RT 的可用性,可聯(lián)系: 地址:6440 Oak Canyon Road, Suite 100, Irvine, CA 92618 - 5201 電話:(714) 508 - 8800 傳真:(714) 508 - 8878 郵箱:scr.support@teridian.com 全球銷(xiāo)售辦公室完整列表可訪問(wèn):http://www.teridian.com
大家在使用 73S8014R/RN/RT 演示板時(shí),有沒(méi)有遇到過(guò)一些特別的問(wèn)題呢?歡迎在評(píng)論區(qū)分享交流。
-
使用手冊(cè)
+關(guān)注
關(guān)注
7文章
59瀏覽量
14955
發(fā)布評(píng)論請(qǐng)先 登錄
73S8014R/RN/RT 20SO 演示板用戶手冊(cè)解讀
評(píng)論