你也許會有疑問，明明有這么多通信方式和數(shù)據(jù)傳輸（SPI、I2C、UART、以太網(wǎng)）為什么偏偏使用US....

SCE-MI（Standard Co-Emulation API: Modeling Interfa....

本文介紹如何利用FPGA和DMA技術(shù)處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先，探討了這....

在計算機和嵌入式系統(tǒng)中，各種存儲技術(shù)扮演著不同的角色，它們的性能特點和應(yīng)用場景各不相同。很多人對DR....

FFT（快速傅里葉變換）是離散傅里葉變換（DFT）的高效實現(xiàn)算法，它的核心作用是快速將信號從時域轉(zhuǎn)換....

USB英文全稱 Universal Serial Bus，即通用串行總線，是一個外部總線標準，用于規(guī)....

隨著機器學(xué)習(xí)和人工智能技術(shù)的迅猛發(fā)展，傳統(tǒng)的中央處理單元（CPU）和圖形處理單元（GPU）已經(jīng)無法滿....

復(fù)位電路（Reset Circuit） 是數(shù)字系統(tǒng)中的關(guān)鍵功能模塊，用于確保設(shè)備在上電、電壓波動或異....

傳感器輸出經(jīng)過標定的數(shù)字信號輸出，通過標準的I2C接口傳輸數(shù)據(jù)。

在Vivado中，VIO（Virtual Input/Output）是一種用于調(diào)試和測試FPGA設(shè)計....

首先FM調(diào)制時屬于非線性調(diào)制中的一種，常見的非線性調(diào)制時FM(頻率調(diào)制)，PM(相位)調(diào)制。

ADC電路主要存在靜態(tài)仿真和動態(tài)仿真兩類仿真，針對兩種不同的仿真，我們存在不同的輸入信號和不同的數(shù)據(jù)....

DVP接口（Digital Video Port）是一種用于數(shù)字視頻傳輸?shù)牟⑿薪涌冢Ｒ娪谇度胧较到y(tǒng)....

本文的目的是在一個神經(jīng)網(wǎng)絡(luò)已經(jīng)通過python或者MATLAB訓(xùn)練好的神經(jīng)網(wǎng)絡(luò)模型，將訓(xùn)練好的模型的....

物理層的位置，一種是物理層在JESD204 IP里；另外一種是物理層在JESD204 IP外部，需要....

本系統(tǒng)由FPGA、串口屏、DAC模塊和AD831組成。FPGA通過調(diào)用宏功能模塊NCO，按照輸入時鐘....

一般是以高穩(wěn)定度參考源比如晶振所產(chǎn)生的頻率信號作為基準，經(jīng)過必要的的加減乘除運算(對不同信號混頻可以....

標題中所提到的DDS,我感覺這兩個放一起也可以，因為DDS的核心思想就是使用的相位累加器。那么這玩意....

FPGA 的全稱為 Field-Programmable Gate Array，即現(xiàn)場可編程門陣列。....

SVA是System Verilog Assertion的縮寫，即用SV語言來描述斷言。斷言是對設(shè)計....

該方法只用于慢到快時鐘域的1bit信號傳遞。在Xilinx器件中，可以使用(* ASYNC_REG ....

Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP....

本文主要介紹握手的基本概念，讀者可通過該篇文章對握手有個基本概念。

寫數(shù)據(jù)通道從主設(shè)備傳輸數(shù)據(jù)到從設(shè)備，在寫傳輸時，從設(shè)備使用寫響應(yīng)通道通知主設(shè)備傳輸完成。

Architectural Configuration選擇為并行模式，具有單周期數(shù)據(jù)吞吐量和較大的硅....

在做模塊劃分時，通常會出現(xiàn)這種情形，某個大的模塊中包含了一個或多個功能子模塊，verilog是通過模....

下面是調(diào)用的DDR3模塊的，模塊的倒數(shù)第二行是，模塊的時鐘輸入，時鐘源來自PLL產(chǎn)生的系統(tǒng)時鐘的倍頻....

大家好，歡迎來到至芯科技FPGA煉獄營地，準備開啟我們的偉大征程！正所謂“兵馬未動，糧草先行”，戰(zhàn)前....

位流驗證，對于芯片研發(fā)是一個非常重要的測試手段，對于純軟件開發(fā)人員，最難理解的就是位流驗證。在FPG....

Ultrascale是賽靈思開發(fā)的支持包含步進功能的增強型FPGA架構(gòu)，相比7系列的28nm工藝，U....