SOPC、SoC 、FPGA的異同優(yōu)缺點(diǎn)介紹及常見(jiàn)應(yīng)用場(chǎng)景
一、關(guān)于SoC 概念：SoC(System On Chip)為片上系統(tǒng)或系統(tǒng)級(jí)芯片，就是在單一芯片上....
SRIO介紹及xilinx的vivado 2017.4中生成srio例程代碼解釋
1. 概述 本文是用于記錄srio的學(xué)習(xí)情況，以及一些對(duì)xilinx的vivado 2017.4中生....
FPGA的多通道數(shù)據(jù)采集傳輸系統(tǒng)
一、系統(tǒng)總體方案設(shè)計(jì) 為了滿(mǎn)足油田增壓站對(duì)數(shù)據(jù)采集的需求，我們?cè)O(shè)計(jì)了一套基于FPGA的多通道數(shù)據(jù)采集....
Vivado之實(shí)現(xiàn)布局布線(xiàn)流程介紹
一、前言 本文將介紹Vivado進(jìn)行綜合，以及布局布線(xiàn)的內(nèi)部流程，熟悉該流程后結(jié)合Settings中....
Xilinx 7系列收發(fā)器GTX入門(mén)講解
一、前言 芯片間的數(shù)據(jù)傳輸根據(jù)同一時(shí)間傳輸?shù)腷it數(shù)分為串行傳輸和并行傳輸。 串行傳輸：每次傳輸1b....
時(shí)序約束一主時(shí)鐘與生成時(shí)鐘
一、主時(shí)鐘create_clock 1.1 定義 主時(shí)鐘是來(lái)自FPGA芯片外部的時(shí)鐘，通過(guò)時(shí)鐘輸入端....
玩轉(zhuǎn)FPGA必備的基礎(chǔ)知識(shí)
FPGA已成為現(xiàn)今的技術(shù)熱點(diǎn)之一，無(wú)論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門(mén)。那么我們要玩轉(zhuǎn)FPGA....
FPGA進(jìn)行多路并行插值濾波(多相濾波)的實(shí)現(xiàn)原理
多相濾波器的基本概念是把FIR濾波器分割成若干較小的單元，然后組合這些單元的結(jié)果。首先，讓我們考慮一....
三種常見(jiàn)平方根算法的電路設(shè)計(jì)及Verilog實(shí)現(xiàn)與仿真
一、平方根及三種常見(jiàn)平方根算法簡(jiǎn)介 數(shù)學(xué)是物理的基礎(chǔ)，是廣大世界的基本組成部分，而數(shù)學(xué)運(yùn)算是數(shù)學(xué)理論....
一文解析跨時(shí)鐘域傳輸
一、單比特CDC傳輸1.1 慢到快 快時(shí)鐘域相比慢時(shí)鐘域采樣速度更快，也就是說(shuō)從慢時(shí)鐘域來(lái)到快時(shí)鐘域....
常見(jiàn)視頻高速接口MIPI，LVDS，RGB，HDMI分析
一、RGB接口 （1）接口定義 RGB顏色是工業(yè)界的一種顏色標(biāo)準(zhǔn)，是通過(guò)對(duì)紅、綠(G)、藍(lán)(B)三個(gè)....
UART、SPI、I2C、CAN、RS485、RS232、RS422通信協(xié)議總結(jié)
一、UART協(xié)議 1.UART簡(jiǎn)介 通用異步收發(fā)器，是一種通用的串行、異步通信總線(xiàn)，該總線(xiàn)有兩條數(shù)據(jù)....
AD/DA模塊使用說(shuō)明及原理分析
AD芯片采用TLC549，該芯片的功能為將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。通常的模數(shù)轉(zhuǎn)換器是將一個(gè)輸入電壓信....
FPGA與STM32通過(guò)FSMC總線(xiàn)通信的實(shí)驗(yàn)
FSMC總線(xiàn)通信簡(jiǎn)介 FSMC是STM32系列采用的一種新型存儲(chǔ)器擴(kuò)展技術(shù)。在外部存儲(chǔ)器擴(kuò)展方面具有....
FIFO Generator的Xilinx官方手冊(cè)
FIFO作為FPGA崗位求職過(guò)程中最常被問(wèn)到的基礎(chǔ)知識(shí)點(diǎn)，也是項(xiàng)目中最常被使用到的IP，其意義是非常....
同步FIFO和異步FIFO區(qū)別介紹
1. FIFO簡(jiǎn)介 FIFO是一種先進(jìn)先出數(shù)據(jù)緩存器，它與普通存儲(chǔ)器的區(qū)別是沒(méi)有外部讀寫(xiě)地址線(xiàn)，使用....
深度解析CORDIC算法原理
CORDIC算法的思想是通過(guò)迭代的方法，使得累計(jì)旋轉(zhuǎn)過(guò)的角度的和無(wú)限接近目標(biāo)角度。它是一種數(shù)值計(jì)算逼....
淺談FPGA與上位機(jī)間的主流通信手段
TCP/IP 協(xié)議 使用 TCP/IP 協(xié)議可以將 FPGA 中的數(shù)據(jù)以太網(wǎng)的形式輸出到上位機(jī)，上位....
PCIE與上位機(jī)調(diào)試流程
PCIE是一種用于連接計(jì)算機(jī)內(nèi)部各個(gè)組件的總線(xiàn)標(biāo)準(zhǔn)，而上位機(jī)是指與設(shè)備進(jìn)行通信和控制的計(jì)算機(jī)。
PCIE的BAR空間介紹
PCIE是一種高速串行總線(xiàn)接口標(biāo)準(zhǔn)，用于連接計(jì)算機(jī)內(nèi)部的各種外設(shè)和組件。在PCIe架構(gòu)中，BAR（B....
一種連接數(shù)據(jù)轉(zhuǎn)換器和邏輯器件的高速串行接口—JESD204介紹
JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）和邏輯器件的高速串行接口，該標(biāo)準(zhǔn)的 B 修訂版支....
FPGA與SRIO調(diào)試步驟
FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）和DSP（數(shù)字信號(hào)處理器）之間通過(guò)SRIO接口進(jìn)行調(diào)試通常需要以下步驟....
為什么使用FPGA？FPGA為什么比GPU的延遲低這么多？
眾所周知，通用處理器（CPU）的摩爾定律已入暮年，而機(jī)器學(xué)習(xí)和 Web 服務(wù)的規(guī)模卻在指數(shù)級(jí)增長(zhǎng)。
關(guān)于同步FIFO和異步FIFO的基礎(chǔ)知識(shí)總結(jié)
FIFO是一種先進(jìn)先出數(shù)據(jù)緩存器，它與普通存儲(chǔ)器的區(qū)別是沒(méi)有外部讀寫(xiě)地址線(xiàn)，使用起來(lái)非常簡(jiǎn)單，缺點(diǎn)是....
FPGA學(xué)習(xí)-以太網(wǎng)的原理介紹
在以太網(wǎng)鏈路上的數(shù)據(jù)包稱(chēng)作以太網(wǎng)幀。以太網(wǎng)幀起始部分由前導(dǎo)碼和幀開(kāi)始符組成。后面緊跟著一個(gè)以太網(wǎng)報(bào)頭....
淺析CMOS電路的靜態(tài)功耗和動(dòng)態(tài)功耗
CMOS電路功耗主要由動(dòng)態(tài)功耗和靜態(tài)功耗組成，動(dòng)態(tài)功耗又分為開(kāi)關(guān)功耗、短路功耗兩部分
