中國(guó)大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線(xiàn)，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始，深入到FPGA的基礎(chǔ)...

中國(guó)大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線(xiàn)，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始，深入到FPGA的基礎(chǔ)...

七段LED顯示譯碼器 七段LED顯示譯碼器 加法器定義實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱(chēng)為加法器， 它能解決二進(jìn)制中1+1=10 的功能。...

Lichee Tang是一塊很便宜的FPGA開(kāi)發(fā)板，使用了anlogic的EG4S20BG256芯片，主要被計(jì)劃用于RISC-V架構(gòu)的學(xué)習(xí)。...

本作是復(fù)旦大學(xué)俞軍教授所授課程《專(zhuān)用集成電路設(shè)計(jì)方法》的課程PJ演示視頻，制作比較粗糙還望各位諒解。 （內(nèi)含小馬彩蛋#滑稽）...

FPGA由邏輯單元、RAM、乘法器等硬件資源組成，通過(guò)將這些硬件資源合理組織，可實(shí)現(xiàn)乘法器、寄存器、地址發(fā)生器等硬件電路。...

計(jì)數(shù)器是由基本的計(jì)數(shù)單元和一些控制門(mén)所組成，計(jì)數(shù)單元?jiǎng)t由一系列具有存儲(chǔ)信息功能的各類(lèi)觸發(fā)器構(gòu)成，這些觸發(fā)器有RS觸發(fā)器、T觸發(fā)器、D觸發(fā)器及JK觸發(fā)器等，計(jì)數(shù)器在數(shù)字系統(tǒng)中應(yīng)用廣...

FPGA的工作頻率由FPGA芯片以及設(shè)計(jì)決定，可以通過(guò)修改設(shè)計(jì)或者更換更快的芯片來(lái)達(dá)到某些苛刻的要求（當(dāng)然，工作頻率也不是無(wú)限制的可以提高，而是受當(dāng)前的IC工藝等因素制約）。...

ASIC 課程設(shè)計(jì)，用 FPGA 實(shí)現(xiàn)一個(gè)三回合打地鼠游戲機(jī)。 （b站處女作竟然是課程設(shè)計(jì) emmmmm）...

中國(guó)大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線(xiàn)，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始，深入到FPGA的基礎(chǔ)...

FPGA的用量比較大，基站最適合使用FPGA，基站幾乎每一塊板子都需要使用FPGA芯片，而且型號(hào)比較高端，可以處理復(fù)雜的物理協(xié)議，實(shí)現(xiàn)邏輯控制。同時(shí)，由于基站的邏輯鏈路層，物理層的協(xié)議部...

卷積神經(jīng)網(wǎng)絡(luò)具有表征學(xué)習(xí)（representation learning）能力，能夠按其階層結(jié)構(gòu)對(duì)輸入信息進(jìn)行平移不變分類(lèi)（shift-invariant classification），因此也被稱(chēng)為“平移不變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)（Shift-Invariant Artif...

FPGA具有可編程的延遲數(shù)字單元，在通信系統(tǒng)和各類(lèi)電子設(shè)備中有著比較廣泛的應(yīng)用，比如同步通信系統(tǒng)，時(shí)間數(shù)值化系統(tǒng)等，主要的設(shè)計(jì)方法包括數(shù)控延遲線(xiàn)法，存儲(chǔ)器法，計(jì)數(shù)器法等，其中...

部分步驟：安裝Ubuntu虛擬機(jī)，編譯Uboot、設(shè)備樹(shù)、內(nèi)核，構(gòu)建根文件系統(tǒng)，移植u-boot與linux內(nèi)核，設(shè)置PuTTY，安裝busybox，創(chuàng)建ramdisk鏡像，安裝交叉編譯器，編譯libmad庫(kù)，交叉編譯mplayer，安裝NF...

軟核演練篇包含了哪些內(nèi)容：該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個(gè)Qsys系統(tǒng)為切入點(diǎn)，在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qsys豐富多彩的內(nèi)置IP，以及Avalon總線(xiàn)接口規(guī)范，...

自定義sobel濾波IP核 IP接口遵守AXI Stream協(xié)議...

小梅哥FPGA開(kāi)發(fā)板配套視頻 這套是講的比較不錯(cuò)的視頻了。 代碼是手打，跟著學(xué)很有用的。 喜歡的請(qǐng)關(guān)注UP,以后還會(huì)上傳很多零基礎(chǔ)教程視頻。...

該課程是正點(diǎn)原子團(tuán)隊(duì)編寫(xiě)，詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。...

軟核演練篇包含了哪些內(nèi)容：該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個(gè)Qsys系統(tǒng)為切入點(diǎn)，在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qsys豐富多彩的內(nèi)置IP，以及Avalon總線(xiàn)接口規(guī)范，...

電解電容由于有正負(fù)極性，因此在電路中使用時(shí)不能顛倒聯(lián)接。在電源電路中，輸出正電壓時(shí)電解電容的正極接電源輸出端，負(fù)極接地。輸出負(fù)電壓時(shí)則負(fù)極接輸出端，正極接地。...