電子發(fā)燒友網(wǎng)>嵌入式技術(shù)>編程語言及工具>
編程語言及工具
電子發(fā)燒友網(wǎng)編程語言及工具欄目提供嵌入式設(shè)計(jì)所需的嵌入式編程語言技術(shù)和開發(fā)工具以及最新設(shè)計(jì)相關(guān)內(nèi)容，是嵌入式工程師喜歡的網(wǎng)站。
vcpkg-最簡單的各版本pcl編譯方法介紹
VCPKG是微軟C++ 團(tuán)隊(duì)開發(fā)的適用于C 和C++ 庫的跨平臺開源軟件包管理器，它大大簡化了Windows、Linux 和macOS 上第三方庫相關(guān)的下載和配置操作。...
2023-06-27 標(biāo)簽：Linux系統(tǒng)C++語言GNUPCL 5464
Tars框架使用NIO進(jìn)行網(wǎng)絡(luò)編程的源碼分析
Tars是騰訊開源的支持多語言的高性能RPC框架，起源于騰訊內(nèi)部2008年至今一直使用的統(tǒng)一應(yīng)用框架TAF（Total Application Framework），目前支持C++、Java、PHP、Nodejs、Go語言。...
2023-06-26 標(biāo)簽：緩沖器JAVA語言TCP協(xié)議UDP通信 1221
掌握HAL API中面向?qū)ο笤O(shè)計(jì)的思想
其中，ST CubeMX軟件支持STM32全線產(chǎn)品的HAL和LL庫；SPL已經(jīng)停更，部分芯片如STM32F7xx沒有推出SPL庫。...
請用Verilog分別實(shí)現(xiàn)1位半加器和1位全加器
當(dāng)多位數(shù)相加時(shí)，半加器可用于最低位求和，并給出進(jìn)位數(shù)。第二位的相加有兩個(gè)待加數(shù)和，還有一個(gè)來自前面低位送來的進(jìn)位數(shù)。...
嘮一嘮解決FPGA約束中時(shí)序不收斂的問題
FPGA時(shí)序不收斂，會出現(xiàn)很多隨機(jī)性問題，上板測試大概率各種跑飛，而且不好調(diào)試定位原因，所以在上板測試前，先優(yōu)化時(shí)序，再上板。...
2023-06-26 標(biāo)簽：FPGA設(shè)計(jì)寄存器RAMHDL語言復(fù)位信號 3675
介紹一下FPGA時(shí)序約束語法的“偽路徑”和“多周期路徑”
FPGA開發(fā)過程中軟件的綜合布線耗時(shí)很長，這塊對FPGA產(chǎn)品開發(fā)的進(jìn)度影響很大。...
2023-06-26 標(biāo)簽：寄存器RAM異步復(fù)位FPGA開發(fā)板HDL語言 1392
MySQL去重3種方法分享
在 MySQL 中通常是使用 distinct 或 group by子句，但在支持窗口函數(shù)的 sql（如Hive SQL、Oracle等等） 中還可以使用 row_number 窗口函數(shù)進(jìn)行去重。...
2023-06-26 標(biāo)簽：MySQL 1542
計(jì)算機(jī)剛發(fā)明時(shí)程序員是怎樣編程的？
關(guān)于上古時(shí)期程序員編程這個(gè)話題我想我得從頭開始講起，當(dāng)我開始編程時(shí)使用的計(jì)算機(jī)是這樣的。...
2023-06-26 標(biāo)簽：計(jì)算機(jī)編程程序員 1508
看看全減器電路與Verilog
按照半加器和全加器的真值表寫出輸出端的邏輯表達(dá)式，對半加器，輸出的進(jìn)位端是量輸入的“與”，輸出的計(jì)算結(jié)果是量輸入的異或；對全加器，也按照邏輯表達(dá)式做。...
淺析Linux內(nèi)核中常用的C語言技巧
Linux內(nèi)核采用的是GCC編譯器，GCC編譯器除了支持ANSI C，還支持GNU C。在Linux內(nèi)核中，許多地方都使用了GNU C語言的擴(kuò)展特性，如typeof、__attribute__、__aligned、__builtin_等，這些都是GNU C語言的特性。...
2023-06-25 標(biāo)簽：C語言LINUX內(nèi)核GNUgcc編譯器 829
SystemVerilog的覆蓋率建模方式
為了確保驗(yàn)證的完備性，我們需要量化驗(yàn)證目標(biāo)。SystemVerilog提供了一套豐富的覆蓋率建模方式。...
2023-06-25 標(biāo)簽：有限狀態(tài)機(jī)FIFO存儲FSMCVerilog語言DUT 2045
Verilog基本語法之運(yùn)算符
進(jìn)行整數(shù)除法時(shí)，結(jié)果值略去小數(shù)部分，只取整數(shù)部分...
Verilog inout雙向口使用和仿真的方法
芯片外部引腳很多都使用inout類型的，為的是節(jié)省管腿。一般信號線用做總線等雙向數(shù)據(jù)傳輸?shù)臅r(shí)候就要用到INOUT類型了。就是一個(gè)端口同時(shí)做輸入和輸出。...
2023-06-25 標(biāo)簽：VHDL語言RTLMODELSIM仿真Verilog語言 7865
Linux運(yùn)維應(yīng)知必會的23個(gè)命令
在vi和vim中如果打開一個(gè)很大的文件，不容易找到對應(yīng)的內(nèi)容，可以使用自帶的搜索關(guān)鍵字進(jìn)行搜索定位...
2023-06-25 標(biāo)簽：Linux系統(tǒng)pythonCentOS 3902
使用doop識別最近c(diǎn)ommons text漏洞的污點(diǎn)信息流
doop靜態(tài)分析框架由希臘雅典大學(xué)plast-lab Yannis Smaragdakis團(tuán)隊(duì)設(shè)計(jì)開發(fā)，目前看是一款開源領(lǐng)域的比較先進(jìn)的程序靜態(tài)分析框架，一些程序靜態(tài)分析論文的理論也有通過doop的規(guī)則實(shí)現(xiàn)后實(shí)驗(yàn)。...
聊聊Systemverilog中的function in constraints
有些情況下，constraint不能簡單用一行來表達(dá)，而是需要復(fù)雜的計(jì)算，如果都寫到constraint block內(nèi)部就比較復(fù)雜，而且很亂，這時(shí)候可以調(diào)用functions來約束隨機(jī)變量。在constraint內(nèi)調(diào)用function就稱為...
Wing：人工智能時(shí)代的云開發(fā)編程語言
只要人工智能（AI）是充當(dāng)副駕駛而不是自動駕駛的角色，就存在開發(fā)一種促進(jìn)人類與人工智能之間有效協(xié)作語言的空間。...
Spring賭上未來的一擊，響應(yīng)式的WebFlux框架更優(yōu)雅
spring-webflux是spring在5.0版本后提供的一套響應(yīng)式編程風(fēng)格的web開發(fā)框架。...
2023-06-21 標(biāo)簽：Web服務(wù)器JAVA語言JDBCHTTP接口 1323
SpringBoot插件化開發(fā)模式
插件化開發(fā)模式正在很多編程語言或技術(shù)框架中得以廣泛的應(yīng)用實(shí)踐，比如大家熟悉的jenkins，docker可視化管理平臺rancher，以及日常編碼使用的編輯器idea，vscode等，隨處可見的帶有熱插拔功能的...
2023-06-21 標(biāo)簽：SPI接口JAVA語言解耦控制SpringBoot 1718
乘法器的Verilog HDL實(shí)現(xiàn)方案
兩個(gè)N位二進(jìn)制數(shù)x、y的乘積用簡單的方法計(jì)算就是利用移位操作來實(shí)現(xiàn)。...
2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)HDL乘法器Verilog語言 1822
零極點(diǎn)分析的基本原理、應(yīng)用和意義
在信號處理和系統(tǒng)理論領(lǐng)域，零極點(diǎn)分析是一項(xiàng)重要的技術(shù)，用于研究和分析濾波器的特性和行為。...
基于FPGA采用模塊化思路設(shè)計(jì)一個(gè)譯碼器
本次實(shí)驗(yàn)的任務(wù)是構(gòu)建一個(gè)3-8譯碼器，且將譯碼結(jié)果通過小腳丫的LED燈顯示。...
2023-06-20 標(biāo)簽：led燈譯碼器數(shù)字電路FPGA開發(fā)板Verilog語言 1724
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
