電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
FPGA上電（Master）
fpga 會從 0 開始讀，地址不斷自增，直到讀取到有效的同步字 sync word(0xAA995566),才認(rèn)為接下來的內(nèi)容是一個(gè)有效的 bin 文件內(nèi)容的開始。讀到有效 sync word 后不會再繼續(xù)讀搜尋其他的 bin 文件。如...
ZYNQ的XADC的相關(guān)內(nèi)容
XADC具有兩個(gè)12位的ADC，具有獨(dú)立的跟蹤和保持放大器，模擬多路復(fù)用器（最多17個(gè)外部模擬輸入通道）以及片上散熱和片上電壓傳感器?？梢詫蓚€(gè)ADC配置為同時(shí)采樣兩個(gè)外部輸入模擬通道。采...
Verilog進(jìn)行組合邏輯設(shè)計(jì)時(shí)的一些注意事項(xiàng)
always 模塊的敏感表為電平敏感信號的電路可幾乎可以完成對所有組合邏輯電路的建模。always模塊的敏感列表為所有判斷條件信號和輸入信號，但一定要注意敏感列表的完整性（注意通配符*的使...
為什么要使用DC-SCM？
DC-SCM架構(gòu)定義了與CPU板互操作的輸入/輸出端口。DC-SCM服務(wù)器在HPM（主機(jī)處理器模塊）板上只有基本的中央計(jì)算元件（CPU）、高速存儲器和IO連接器，其他所有組件均在模塊化DC-SCM（安全、控制、...
如何去制作一套完整的基于FPGA的DDS信號發(fā)生器系統(tǒng)
調(diào)用內(nèi)部鎖相環(huán)由輸入的12M時(shí)鐘得到120MHZ工作時(shí)鐘，驅(qū)動(dòng)DDS控制模塊，輸出作為DAC的轉(zhuǎn)換時(shí)鐘。...
分析FPGA開發(fā)工具套件如何與其先進(jìn)的硬件進(jìn)行結(jié)合呢
對于現(xiàn)今的FPGA芯片供應(yīng)商，在提供高性能和高集成度獨(dú)立FPGA芯片和半導(dǎo)體知識產(chǎn)權(quán)（IP）產(chǎn)品的同時(shí)，還需要提供性能卓越且便捷易用的開發(fā)工具。...
FIFO隊(duì)列原理簡述
FIFO是隊(duì)列機(jī)制中最簡單的，每個(gè)接口上只有一個(gè)FIFO隊(duì)列，表面上看FIFO隊(duì)列并沒有提供什么QoS保證，甚至很多人認(rèn)為FIFO嚴(yán)格意義上不算做一種隊(duì)列技術(shù)，實(shí)則不然，F(xiàn)IFO是其它隊(duì)列的基礎(chǔ)...
2022-07-10 標(biāo)簽：存儲器數(shù)據(jù)采集fifo 2302
如何最大程度地降低地彈噪聲對單板信號完整性影響
通過邏輯內(nèi)部定位發(fā)現(xiàn)丟包地點(diǎn)為下行SSRAM讀寫處，即下行業(yè)務(wù)包寫入SSRAM，再讀出后包內(nèi)容出錯(cuò)導(dǎo)致報(bào)文丟棄。FPGA外掛SSRAM結(jié)構(gòu)框圖見圖1，進(jìn)入FPGA內(nèi)部的上行業(yè)務(wù)和下行業(yè)務(wù)都需要通過各自的...
從仿真器的角度對Verilog語言的語法規(guī)則進(jìn)行解讀
綜合工具讀入源文件，通過綜合算法將設(shè)計(jì)轉(zhuǎn)化為網(wǎng)表，比如DC。能夠綜合的特性要求Verilog語言能夠描述信號的各種狀態(tài)（0,1,x,z）、信號和模塊的連接（例化）以及模塊的邏輯（賦值以及各種...
FPGA的Block RAM級聯(lián)架構(gòu)給AI/ML帶來超高數(shù)據(jù)流通量
隨著數(shù)據(jù)中心、人工智能、自動(dòng)駕駛、5G、計(jì)算存儲和先進(jìn)測試等應(yīng)用的數(shù)據(jù)量和數(shù)據(jù)流量不斷增大，不僅需要引入高性能、高密度FPGA來發(fā)揮其并行計(jì)算和可編程硬件加速功能，而且還對大量數(shù)...
FPGA中實(shí)現(xiàn)信號延時(shí)的資源消耗
在FPGA設(shè)計(jì)中我們經(jīng)常會遇到對一個(gè)信號進(jìn)行延時(shí)的情況，一般只延時(shí)一個(gè)或幾個(gè)CLK時(shí)，通常是直接打拍，如果要延時(shí)的CLK較多時(shí)，我們會選擇移位寄存器IP核，而有時(shí)為了方便，我們常常會使用...
先進(jìn)FPGA開發(fā)工具中的時(shí)序分析
1. 概述 對于現(xiàn)今的FPGA芯片供應(yīng)商，在提供高性能和高集成度獨(dú)立FPGA芯片和半導(dǎo)體知識產(chǎn)權(quán)（IP）產(chǎn)品的同時(shí)，還需要提供性能卓越且便捷易用的開發(fā)工具。本文將以一家領(lǐng)先的FPGA解決方案提供...
基于SRAM技術(shù)的Xilinx FPGA
現(xiàn)代PLD的核電源為內(nèi)部多數(shù)電路供電，所消耗的功率也最高。每一次新工藝的出現(xiàn)，都會產(chǎn)生新的核電源要求。支持PLD輔助電路的核電電源用于配置邏輯電路、時(shí)鐘管理以及其他輔助功能電路。...
FPGA SoC的驗(yàn)證挑戰(zhàn)與解決方案
這種生成方法為 FPGA 開發(fā)人員提供了對傳統(tǒng)“燒毀和攪動(dòng)”重新編程周期的巨大改進(jìn)，因?yàn)樵趯?shí)驗(yàn)室中一個(gè)一個(gè)地發(fā)現(xiàn)了錯(cuò)誤。...
國產(chǎn)FPGA廠商的機(jī)會在哪些應(yīng)用領(lǐng)域？
這幾年FPGA市場發(fā)生了很大的變化，最先采用先進(jìn)工藝的FPGA已經(jīng)不見蹤影；對門數(shù)的追求熱情也沒那么高了；純FPGA產(chǎn)品越來越少了；軟件所占的比重越來越大，甚至頭部的FPGA廠商都投身體量更...
基于Xilinx KV26的立體視覺匹配方案
深度估算是自動(dòng)駕駛領(lǐng)域的一項(xiàng)關(guān)鍵技術(shù)。作為自動(dòng)駕駛中最常用的傳感器，攝像頭能夠獲取全面、豐富又密集的信息?；诹Ⅲw視覺的深度估算技術(shù)可以準(zhǔn)確識別和定位運(yùn)動(dòng)與靜止目標(biāo)以及路...
2022-06-10 標(biāo)簽：神經(jīng)網(wǎng)絡(luò)算法Xilinx 5968
基于FPGA的視頻圖像拼接融合
視頻流的每個(gè)單獨(dú)幀將具有對應(yīng)于紅色、綠色和藍(lán)色的三個(gè)通道。視頻幀中的顏色信息不會增強(qiáng)特征檢測。此外，與單通道 8 位圖像相比，3 通道 8 位圖像的計(jì)算需要更多時(shí)間。因此，RGB 視頻幀...
Verilog/FPGA開源項(xiàng)目卷積神經(jīng)網(wǎng)絡(luò)
CNN 是多層感知器的正則化版本。多層感知器通常表示全連接網(wǎng)絡(luò)，即一層中的每個(gè)神經(jīng)元都連接到下一層中的所有神經(jīng)元。這些網(wǎng)絡(luò)的“完全連通性”使它們?nèi)菀走^度擬合數(shù)據(jù)。...
2022-05-16 標(biāo)簽：濾波器cnn卷積神經(jīng)網(wǎng)絡(luò) 9161
BittWare合作者及創(chuàng)新者的生態(tài)系統(tǒng)為基于FPGA解決方案降低創(chuàng)新風(fēng)險(xiǎn)
將全新的IP和解決方案與BittWare的計(jì)算、網(wǎng)絡(luò)、存儲和傳感器處理加速器產(chǎn)品相結(jié)合，得以降低風(fēng)險(xiǎn)，同時(shí)縮短上市時(shí)間 合作伙伴可充分利用FPGA的優(yōu)勢進(jìn)行高性能應(yīng)用，包括ML/AI、5G、數(shù)據(jù)庫加...
FPGA講解 FPGA到底是啥 FPGA里面有什么？
首先FPGA是什么？ 四個(gè)字母Field（現(xiàn)場） Programmable（可編程） Gate（邏輯門） Array（陣列）凸顯了大量的邏輯門單元，這些邏輯單元是可以在任何地方隨時(shí)進(jìn)行組裝的，這是不是跟樂高玩具一樣...
易靈思Trion FPGA PS配置模式--update
數(shù)據(jù)發(fā)送完成后，繼續(xù)發(fā)送CCK時(shí)鐘100周期,或者一邊發(fā)送一邊檢測CDONE，直到CDONE為高。實(shí)際上也確實(shí)有客戶因?yàn)闆]有拉時(shí)鐘而啟動(dòng)不了的情況。...
Xilinx-HTG系列FPGA開發(fā)板
板載最大支持32GB的DDR4（PL）端以及5GB DDR（PS端）。支持X16 PCIE接口，HTG-VSL1提供了三個(gè)Vita 57.4 FMC+接口為各種不同的可編程應(yīng)用提供了豐富的資源。...
?FPGA便捷開發(fā)-TCL商店（開源）
傳統(tǒng)的FPGA開發(fā)都是通過GUI界面進(jìn)行相關(guān)的“按鈕”式操作，Vivado則在引入Tcl解釋器后，可以通過非工程模式進(jìn)行操作，一個(gè)Tcl腳本即可自動(dòng)化建立工程，對工程進(jìn)行分析。...
FPGA中HP/HR/HD Bank的應(yīng)用
在開發(fā)FPGA綁定管腳時(shí)，經(jīng)常會看到HP Bank、HR Bank和HD Bank，它們分別是什么意思?分別可以適用于哪些應(yīng)用個(gè)???...
Xilinx Zynq系列FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)中相關(guān)資源評估
FPGA并沒有像軟件那樣用已有的cache，F(xiàn)PGA的HLS編譯器會在FPGA中創(chuàng)建一個(gè)快速的memory architecture以最好的適應(yīng)算法中的數(shù)據(jù)樣式（data layout）。因此FPGA可以有相互獨(dú)立的不同大小的內(nèi)部存儲空間，例...
2022-04-07 標(biāo)簽：FPGA寄存器神經(jīng)網(wǎng)絡(luò) 8836
兩位重量級人物加盟，這家獨(dú)立FPGA技術(shù)公司要快速做大
正值當(dāng)前硬件加速器依托異構(gòu)計(jì)算異軍突起之際，高性能FPGA和嵌入式FPGA（eFPGA）半導(dǎo)體知識產(chǎn)權(quán)（IP）領(lǐng)域的領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司近期先后宣布：任命臺積電（TSMC）資深高管Rick Cassid...
SWIR推出5G托管網(wǎng)絡(luò)服務(wù) Achronix任命Pohan Chiang為全球銷售副總裁
高性能 FPGA 和嵌入式 FPGA （eFPGA） IP 領(lǐng)域的領(lǐng)導(dǎo)者Achronix Semiconductor Corporation宣布，Pohan Chiang 已被任命為全球銷售副總裁。蔣為 Achronix 帶來了 30 多年的半導(dǎo)體銷售經(jīng)驗(yàn)，并將領(lǐng)導(dǎo)全球銷售組織...
2022-03-17 標(biāo)簽：網(wǎng)絡(luò)服務(wù)5GAchronix貿(mào)澤電子SWIR 2296
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
