電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術>
FPGA/ASIC技術
電子發(fā)燒友本欄目為FPGA/ASIC技術專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術的其它應用等；是您學習FPGA/ASIC技術的好欄目。
FPGA電路中的毛刺現(xiàn)象
和所有的數(shù)字電路一樣，毛刺也是FPGA電路中的棘手問題，它的出現(xiàn)會影響電路工作的穩(wěn)定性，可靠性，嚴重時會導致整個數(shù)字系統(tǒng)的誤動作和邏輯紊亂。...
SoC FPGA帶來全新而開放的ISA選擇
RISC-V和FPGA的關系打從一開始就非常密切，不少RISC-V核心、處理器都是在FPGA上實現(xiàn)或驗證的。...
如何定義新一代FPGA芯片
2022年8月19日，以“圖象視界，形智未來”為主題的中國圖象圖形大會（CCIG 2022）在成都正式拉開帷幕。6位院士領銜百余位國內(nèi)頂尖學者及知名企業(yè)專家，共話圖像圖形學術研究與技術創(chuàng)新趨勢...
關于奇數(shù)分頻器
第一步：分別使用原時鐘上升沿和下降沿產(chǎn)生兩個計數(shù)器(基于上升沿計數(shù)的cnt1和基于下降沿計數(shù)的cnt2),計數(shù)器在計數(shù)到2N時,計數(shù)器歸零重新從零開始計數(shù),依次循環(huán)...
FPGA管腳的調(diào)整技巧
完成上述步驟之后，就可以按照正常的BGA出線方式把所有的信號腳進行引出，并按照走線順序?qū)优帕?，但非連接上，如圖12-4所示，飛線是交叉的，但是不直接連上。最后保存好所有文檔。...
SDRAM控制器設計
由時序圖可知初始化大概的過程為：上電后等待電源VDD和時鐘信號穩(wěn)定100μs(期間命令為空命令)，同時在100μs內(nèi)設置CKE(時鐘使能)信號為高。隨后對所有Bank發(fā)送預充電(PRECH ARGE)命令，發(fā)送兩次自...
FPGA地盤占了不少，ASIC也依舊玩得愉快
FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB、輸出輸入模塊IOB和內(nèi)部連線三個部分?，F(xiàn)場可編程門陣列(FPGA)是可編程器件。...
SpinalHDL中如何優(yōu)雅地實現(xiàn)寄存器總線讀寫
通過bus slave factory，我們可以方便地實現(xiàn)寄存器讀寫，其提供了一系列寄存器讀寫方法。這里列舉幾個常用的方法(完整的方法列表可參照SpinalHDL-Doc)：...
單片機到底是如何軟硬件結(jié)合的
初學者，通常有一個困惑，就是為什么軟件能控制硬件？就像當年的51，為什么只要寫P1=0X55，就可以在IO口輸出高低電平？要理清這個問題，先要認識一個概念：地址空間。...
Verilog在設計時候的不方便地方
從Verilog發(fā)布到今天，其已經(jīng)經(jīng)歷了四十年的風雨，早期的“電路”設計Verilog的確很方便，尤其在那個年代，其也崔進了集成電路的發(fā)展。但是“老”不代表方便，尤其高速發(fā)展的今天，集成電...
利用歐拉角與旋轉(zhuǎn)矩陣來對陀螺儀與加速度計的原始數(shù)據(jù)進行姿態(tài)求解
加速度計測量的是其感受到的加速度，在靜止的時候，其本身是沒有加速運動的，但因為重力加速度的作用，根據(jù)相對運動理論，其感受的加速度與重力加速度正好相反，即讀到的數(shù)據(jù)是豎直向...
異構(gòu)平臺設計方法 探索賽靈思Versal ACAP設計方法論
身處智能時代，科技發(fā)展日新月異，伴隨數(shù)據(jù)中心、有線網(wǎng)絡、5G 無線和汽車等愈加豐富的場景，相應的技術與功能也正經(jīng)歷飛速迭代，因此，單一計算架構(gòu)已難以應對海量數(shù)據(jù)處理需求，賽靈...
FPGA的定義以及和GPU的類比
FPGA 是一堆晶體管，你可以把它們連接（wire up）起來做出任何你想要的電路。它就像一個納米級面包板。使用 FPGA 就像芯片流片，但是你只需要買這一張芯片就可以搭建不一樣的設計，作為交換...
FPGA在機器人應用上的優(yōu)勢
FPGA在機器人應用上的優(yōu)勢很明顯，不少廠商也在這塊做了很多年，那么在深入應用上又有哪些突破點值得期待？...
耐輻射FPGA助力解決航天器設計中的挑戰(zhàn)
本文重點介紹航天應用可以采用的不同F(xiàn)PGA技術以及組件的開發(fā)過程。...
基于IDEA導出個人IP庫設計的jar包
使用SpinalHDL進行電路描述是基于Scala來實現(xiàn)的,在進行設計輸出的時候，那么，我們可以同樣基于jar包的形式導出個人IP庫設計。本篇就基于IDEA導出個人IP庫設計的jar包。...
RAM——單口、雙口、簡單雙口、真雙口的區(qū)別
在 WE = 0 時，兩個口均為讀出口，A 口的地址線 ADDR[3:0] 的地址為 0，在 SPO[7:0] 上讀出數(shù)據(jù) 17，B 口的地址線 DPRA[3:0] 為 0，在 DPO[7:0] 上讀出數(shù)據(jù) 17；...
ZYNQ7020的程序固化
階段0，主要是運行芯片內(nèi)部固化的BootROM程序，這個BootROM主要是識別啟動模式（spi/sd/nand/nor/）是哪一種？...
FPGA幫助改進機器學習的模型訓練過程
FPGA傳統(tǒng)上被用作設計新數(shù)字芯片的早期驗證原型已經(jīng)很久了，但隨著機器學習技術的出現(xiàn)，F(xiàn)PGA體現(xiàn)出了有別于傳統(tǒng)應用更多的特質(zhì)。...
機器學習技術和FPGA的聯(lián)系
最早的ML應用實現(xiàn)是軟件導向的，并對CPU和GPU產(chǎn)生了巨大影響。但CPU和GPU面臨的挑戰(zhàn)在于其巨大的功耗——即使對于數(shù)據(jù)中心來說也是這樣。“人們試著用軟件實現(xiàn)創(chuàng)新，但卻無法控制功耗...
2022-07-22 標簽：FPGA數(shù)據(jù)中心機器學習 1450
鎖相環(huán)的基本概念
鑒相器將輸入周期信號的相位與壓控振蕩器輸出信號的相位進行比較，得到相位差θc，PD將θc轉(zhuǎn)換為誤差電壓信號ud(t)輸出。誤差電壓通過環(huán)路濾波器進行濾波，濾除交流成分，濾波的過程即為...
FPGA工程師是如何實現(xiàn)復雜系統(tǒng)設計的
為了在越來越復雜的系統(tǒng)設計中，F(xiàn)PGA工程師之間保持高效溝通和工作推進，這就需要找到一個適合的設計方法論。目標是通過在設計團隊之間建立一個通用的方法來提高FPGA設計團隊的生產(chǎn)力，...
英特爾FPGA中國創(chuàng)新中心的鏈接產(chǎn)業(yè)與人才 助FPGA人才走向?qū)崙?zhàn)
當前，5G、人工智能、自動駕駛等技術快速發(fā)展，應用場景也愈加廣泛，這背后，有著靈活高效、高性能、低功耗等優(yōu)勢的可編程芯片F(xiàn)PGA功不可沒。隨著應用場景的擴大，F(xiàn)PGA的市場規(guī)模也迎來...
FPGA三段式描述狀態(tài)機的好處
先談談第二點關于思維習慣。我發(fā)現(xiàn)有些人會有這樣一種習慣，先用一段式狀態(tài)機實現(xiàn)功能，仿真ok后，再將其轉(zhuǎn)成三段式，他們對這種開發(fā)方式的解釋是一段式更直觀，可以更便捷的構(gòu)建功能...
編輯推薦廠商產(chǎn)品技術軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術 | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
