電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
基于CPLD的FPGA快速動(dòng)態(tài)重構(gòu)設(shè)計(jì)
隨著FPGA的廣泛應(yīng)用, 其實(shí)現(xiàn)的功能也越來越多, FPGA 的動(dòng)態(tài)重構(gòu)設(shè)計(jì)就顯得愈發(fā)重要。在分析Xilinx Vertex II Pro系列FPGA配置流程、時(shí)序要求的基礎(chǔ)上, 設(shè)計(jì)了基于CPLD 的FPGA 快速動(dòng)態(tài)重構(gòu)方案, 實(shí)現(xiàn)了...
基于FPGA的智能電子衡器稱重測(cè)控儀設(shè)計(jì)與實(shí)現(xiàn)
隨著科學(xué)技術(shù)的進(jìn)步，工業(yè)化過程自動(dòng)化水平的提高，特別是數(shù)字技術(shù)與信息技術(shù)的發(fā)展，對(duì)電子稱重系統(tǒng)提出了數(shù)字化、智能化的要求。而傳統(tǒng)的稱重系統(tǒng)存在著輸出模擬信號(hào)小，一般為20...
2017-11-22 標(biāo)簽：FPGA 3203
基于FPGA的SATA控制器的實(shí)現(xiàn)分析
隨著硬盤技術(shù)的發(fā)展，硬盤容量變得越來越大，接口傳輸速率越來越快。但是，隨著傳輸速率的提升，并行傳輸技術(shù)使得總線間的相互干擾越來越難以抑制，大幅上升的傳輸誤碼率導(dǎo)致經(jīng)傳輸后...
基于FPGA乘法器的FIR 低通濾波器整體設(shè)計(jì)
針對(duì)傳統(tǒng)的FIR 濾波器的缺點(diǎn)，介紹了一種基于FPGA 乘法器的FIR 濾波器設(shè)計(jì)方法，該濾波器利用FPGA 自帶的18位乘法器MULT18 × 18SIO 進(jìn)行乘法計(jì)算，利用寄存器對(duì)相乘結(jié)果進(jìn)行累加，實(shí)現(xiàn)了FIR 濾波...
基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計(jì)
該文通過對(duì)低密度校驗(yàn)(LDPC)碼的編譯碼過程進(jìn)行分析，提出了一種基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計(jì)方法，該方法使編碼器和譯碼器共用同一校驗(yàn)計(jì)算電路和復(fù)用相同的RAM 存儲(chǔ)塊，有效減少了...
Xilinx FFT IP核功能?實(shí)現(xiàn)介紹與仿真
FFT算法是計(jì)算DFT的高效算法。算法最初由J.W.Cooley和J.W.Tukey于1965年提出，之后又有新的算法不斷涌現(xiàn)，總的來說發(fā)展方向有兩個(gè)：一是針對(duì)N等于2的整數(shù)次冪的算法，如基2算法、基4算法和分裂基...
基于FPGA圖形和字符加速的液晶顯示設(shè)計(jì)
在傳統(tǒng)的工業(yè)控制應(yīng)用中，由于工業(yè)控制計(jì)算機(jī)中集成了高性能的顯卡，故通常采用工業(yè)控制計(jì)算機(jī)＋液晶顯示器的體系結(jié)構(gòu)，可方便地實(shí)現(xiàn)以圖形和字符為主的人機(jī)界面。而在對(duì)實(shí)時(shí)性能和可...
2017-11-22 標(biāo)簽：FPGA 3254
基于FPGA的實(shí)時(shí)視頻處理平臺(tái)方案討論及設(shè)計(jì)
為了能夠?qū)崟r(shí)地采集、處理、顯示視頻，設(shè)計(jì)并實(shí)現(xiàn)了一種基于雙ＰｏｗｅｒＰＣ硬核架構(gòu)的實(shí)時(shí)視頻處理平臺(tái)；用硬件實(shí)現(xiàn)視頻的預(yù)處理算法，并以用戶ＩＰ核的形式添加到硬件系統(tǒng)中，上層...
2017-11-22 標(biāo)簽：FPGA 4202
基于FPGA 的雷達(dá)信號(hào)采集系統(tǒng)設(shè)計(jì)
近年來，雷達(dá)在軍用和民用領(lǐng)域都獲得了巨大的發(fā)展。雷達(dá)信號(hào)處理系統(tǒng)是雷達(dá)的關(guān)鍵模塊，對(duì)雷達(dá)定位精度起著決定性作用。FPGA 以其眾多的優(yōu)點(diǎn)，在雷達(dá)信號(hào)處理系統(tǒng)中被廣泛使用。本文探...
基于Xilinx FPGA SOPC的TFT-LCD 控制器設(shè)計(jì)與實(shí)現(xiàn)
根據(jù)TFT-LCD的工作原理，采用Xilinx公司的Microblaze微處理器軟核，提出了一種基于嵌入式FPGA SOPC平臺(tái)的TFT-LCD控制器方案．并驗(yàn)證了該方案的可行性。該控制器為進(jìn)一步在嵌入式FPGA 片上系統(tǒng)進(jìn)行圖...
Xilinx DDR2 IP 核控制器設(shè)計(jì)方案介紹與實(shí)現(xiàn)
提出一種便于用戶操作并能快速運(yùn)用到產(chǎn)品的DDR2控制器IP核的FPGA實(shí)現(xiàn)，使用戶不需要了解DDR2的原理和操作方式的情況下，依然可以通過IP核控制DDR2。簡(jiǎn)單介紹了DDR2的特點(diǎn)和操作原理，并對(duì)DD...
不同場(chǎng)景的FPGA外圍電路的上電時(shí)序分析與設(shè)計(jì)
提出了由于FPGA容量的攀升和配置時(shí)間的加長(zhǎng)，采用常規(guī)設(shè)計(jì)會(huì)導(dǎo)致系統(tǒng)功能失效的觀點(diǎn)。通過詳細(xì)描述Xilinx FPGA各種配置方式及其在電路設(shè)計(jì)中的優(yōu)缺點(diǎn)，深入分析了FPGA上電時(shí)的配置步驟和工...
2017-11-22 標(biāo)簽：FPGA 8712
FPGA查找表實(shí)現(xiàn)原理分析
查找表（Look-Up-Table)簡(jiǎn)稱為L(zhǎng)UT，LUT本質(zhì)上就是一個(gè)RAM。 目前FPGA中多使用4輸入的LUT，所以每一個(gè)LUT可以看成一個(gè)有4位地址線的16x1的RAM。 當(dāng)用戶通過原理圖或HDL語言描述了一個(gè)邏輯電路以后，...
2017-11-22 標(biāo)簽：FPGA 14857
Xilinx全局時(shí)鐘的使用和DCM模塊的使用
在 Xilinx 系列 FPGA 產(chǎn)品中，全局時(shí)鐘網(wǎng)絡(luò)是一種全局布線資源，它可以保證時(shí)鐘信號(hào)到達(dá)各個(gè)目標(biāo)邏輯單元的時(shí)延基本相同。其時(shí)鐘分配樹結(jié)構(gòu)如圖1所示。 圖1.Xilinx FPGA全局時(shí)鐘分配樹結(jié)構(gòu) 針對(duì)...
面向可重構(gòu)系統(tǒng)的一種功耗相關(guān)硬件任務(wù)調(diào)度算法設(shè)計(jì)
可重構(gòu)系統(tǒng)是指以軟件改變硬件結(jié)構(gòu)以實(shí)現(xiàn)具體應(yīng)用的計(jì)算平臺(tái)，一般由非柔性但可編程的處理器和柔性的以程序控制重構(gòu)的數(shù)字邏輯器件構(gòu)成。目前國(guó)內(nèi)外的可重構(gòu)系統(tǒng)研究中，采用的可重構(gòu)...
RS-485隔離式數(shù)字接口
本文重點(diǎn)討論符合RS-485標(biāo)準(zhǔn)(目前仍是業(yè)內(nèi)最主要的數(shù)據(jù)傳輸標(biāo)準(zhǔn))的隔離式數(shù)字接口，并將提出RS-485共模電壓范圍(CMVR)的定義，解釋應(yīng)怎樣隔離收發(fā)器的訊號(hào)和供電通路與本地控制器電路,才能使...
構(gòu)建可啟動(dòng)的系統(tǒng)鏡像的過程
當(dāng)利用petalinux工程構(gòu)建并測(cè)試完一個(gè)Linux系統(tǒng)后，下一步就是產(chǎn)生可以部署在現(xiàn)場(chǎng)的啟動(dòng)鏡像。該過程可以通過petalinux-pakage命令簡(jiǎn)單地完成。產(chǎn)生Zynq啟動(dòng)鏡像,本小節(jié)只針對(duì)Zynq系列器件。如果是...
2017-11-21 標(biāo)簽：Zynq 1446
xilinx vivado zynq pldma設(shè)計(jì)及應(yīng)用block design操作說明
這個(gè)設(shè)計(jì)是根據(jù)avnet的PL dma帶寬測(cè)試程序修改過來的,只使用了其中的HP0一個(gè)PLDMA。分為兩個(gè)部分進(jìn)行設(shè)計(jì)，第一部分是關(guān)于vivado中的block design部分，就是通過ip進(jìn)行設(shè)計(jì)。第二部分是PLDMA的源碼部...
2017-11-21 標(biāo)簽：Block 10344
Vivado 學(xué)習(xí)之編寫IP核并通過AXI協(xié)議與ARM通信
最近發(fā)現(xiàn)了一塊好玩的板子，PYNQ?這塊板子最大的特點(diǎn)就是可以將所寫的IP核封裝成Python庫(kù)的形式，然后通過在板載的xlinux系統(tǒng)下用戶可以選擇通過Jupiter編輯器實(shí)時(shí)的編寫Python腳本，然后Pytho...
2017-11-21 標(biāo)簽：ARMIP核axi協(xié)議 11497
FPGA中組合邏輯和時(shí)序邏輯的區(qū)別
數(shù)字電路根據(jù)邏輯功能的不同特點(diǎn)，可以分成兩大類，一類叫組合邏輯電路（簡(jiǎn)稱組合電路），另一類叫做時(shí)序邏輯電路（簡(jiǎn)稱時(shí)序電路）。組合邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出...
采用軟件定義無線電開發(fā)RFID測(cè)試平臺(tái)
"FPGA的優(yōu)勢(shì)加上實(shí)時(shí)信號(hào)處理功能，有助于提高測(cè)試速度。 同時(shí)，F(xiàn)PGA編程的靈活性可以快速響應(yīng)新協(xié)議的測(cè)試需求。"- Chun Zhang, Institute of Microelectronics, Tsinghua University 挑戰(zhàn): 錯(cuò)綜復(fù)雜的UHF技術(shù)...
針對(duì)高速數(shù)據(jù)轉(zhuǎn)換器的最新高速JESD204B標(biāo)準(zhǔn)帶來了驗(yàn)證挑戰(zhàn)
JESD204B是最新的12.5 Gb/s高速、高分辨率數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。轉(zhuǎn)換器制造商的相關(guān)產(chǎn)品已進(jìn)入市場(chǎng)，并且支持JESD204B標(biāo)準(zhǔn)的產(chǎn)品預(yù)計(jì)會(huì)在不久的將來大量面世。JESD204B接口的主要價(jià)值在于，它...
2017-11-18 標(biāo)簽：轉(zhuǎn)換器數(shù)據(jù)轉(zhuǎn)換器JESD204B 3764
基于FPGA的DDR3多端口讀寫存儲(chǔ)管理的設(shè)計(jì)與實(shí)現(xiàn)
為了解決視頻圖形顯示系統(tǒng)中多個(gè)端口訪問DDR3的數(shù)據(jù)存儲(chǔ)沖突，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的DDR3存儲(chǔ)管理系統(tǒng)。DDR3存儲(chǔ)器控制模塊使用MIG生成DDR3控制器，只需通過用戶接口信號(hào)就能完成DDR3讀寫操作...
成像聲納中多波束形成的FPGA工程實(shí)現(xiàn)
本文提出了一種計(jì)算方法簡(jiǎn)單、計(jì)算量小、所需存儲(chǔ)量小的近場(chǎng)聚焦多波束形成的高速FPGA實(shí)現(xiàn)方法，用于成像聲納中高精度、高覆蓋、高波束數(shù)的多波束形成。本方法基于180陣元均勻半圓陣，...
2017-11-18 標(biāo)簽：FPGA 3151
使用NI LabVIEW FPGA創(chuàng)建高速控制系統(tǒng)以用于MEMS微快門測(cè)試
詹姆斯韋伯太空望遠(yuǎn)鏡(JWST)是NASA的下一代大型望遠(yuǎn)鏡。它比前輩哈勃太空望遠(yuǎn)鏡更具雄心，NASA將把它布置在離地球約100公里遠(yuǎn)的穩(wěn)定拉格朗日點(diǎn)上。該望遠(yuǎn)鏡將是NASA理解宇宙和研究大爆炸理論...
無線應(yīng)用平臺(tái)選擇的幾個(gè)關(guān)鍵考量因素
隨著無線數(shù)據(jù)傳輸量呈爆炸性成長(zhǎng)，數(shù)字訊號(hào)處理技術(shù)和無線電設(shè)備在提升效能方面都面臨巨大的壓力。目前全球的重點(diǎn)都聚焦在4G LTE，而且在世界各地均有大規(guī)模部署，而業(yè)界也已展開5G網(wǎng)絡(luò)...
用ZYNQ MPSoC玩DOOM！
通過這篇有趣的教程，熟悉運(yùn)行在賽靈思 Zynq UltraScale+ MPSoC 上的 Xen 管理程序。 賽靈思和 DornerWorks 的系統(tǒng)軟件團(tuán)隊(duì)在賽靈思的 Zynq? Ultrascale+? MPSoC 上啟動(dòng) Xen Project 管理程序時(shí)，我們發(fā)現(xiàn)可通...
機(jī)器學(xué)習(xí)綜述——機(jī)器學(xué)習(xí)理論基礎(chǔ)與發(fā)展脈絡(luò)
計(jì)算機(jī)科學(xué)，特別是人工智能的研究者一般公認(rèn)Simon對(duì)學(xué)習(xí)的論述：“如果一個(gè)系統(tǒng)能夠通過執(zhí)行某個(gè)過程改進(jìn)它的性能，這就是學(xué)習(xí)?！边@是一個(gè)相當(dāng)廣泛的說明, 其要點(diǎn)是“系統(tǒng)”, 它涵蓋了...
2017-11-18 標(biāo)簽：人工智能機(jī)器學(xué)習(xí) 8469
如何用PMIC快速、輕松且劃算的為FPGA供電
如果你是一名研究現(xiàn)場(chǎng)可編程門陣列 (FPGA) 的工程師，你就應(yīng)該知道這些器件的高效運(yùn)行需要優(yōu)化的電源序列。使用離散組件來滿足這些特定的電源需求通常需要一個(gè)額外的離散排序器或微控制...
使用NI LabVIEW FPGA與智能DAQ的自動(dòng)高電壓電擊測(cè)試
前款手動(dòng)系統(tǒng)即透過平行通訊埠同步執(zhí)行 12 個(gè)模塊，僅可測(cè)試 1 種 HV 電擊器，且測(cè)試 12 組儀器需耗時(shí) 135 分鐘。新的自動(dòng)化系統(tǒng)可透過 FPGA 數(shù)位 I/O 通訊功能，非同步執(zhí)行 12 個(gè)模塊，并于 48...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
