電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
基于FPGA處理器的C編譯指令
通?；趥鹘y(tǒng)處理器的C是串行執(zhí)行，本文介紹Xilinx Vivado-HLS基于FPGA與傳統(tǒng)處理器對C編譯比較,差別。對傳統(tǒng)軟件工程師看來C是串行執(zhí)行，本文將有助于軟件工程師理解Vviado-HLS基于Xilinx FPGA對C的...
光開關(guān)模塊控制電路工作時(shí)序的FPGA實(shí)現(xiàn)方法
本文提出一種光開關(guān)模塊控制電路的FPGA設(shè)計(jì)方法。通過硬件設(shè)置通道，由FPGA 讀入通道信息后對其進(jìn)行譯碼，并送到光開關(guān)的驅(qū)動電路。光開關(guān)通道切換成功標(biāo)志信息由光開關(guān)反饋回的狀態(tài)信號...
一種基于FPGA的數(shù)字秒表設(shè)計(jì)方法
文中介紹了一種基于FPGA的數(shù)字秒表設(shè)計(jì)方法。采用VHDL硬件描述語言，運(yùn)用ModelSim等EDA仿真工具。該設(shè)計(jì)具有外圍電路少、集成度高、可靠性強(qiáng)等優(yōu)點(diǎn)。最后經(jīng)實(shí)驗(yàn)驗(yàn)證，該數(shù)字秒表計(jì)時(shí)準(zhǔn)確，...
2017-11-18 標(biāo)簽：FPGA數(shù)字集成電路 10820
基于SERDES時(shí)鐘的頻率跟隨的設(shè)計(jì)
在很多無線或者有線的系統(tǒng)應(yīng)用中，都需要器件的接收端能夠和鏈路的發(fā)送端的頻率做跟隨。通常的實(shí)現(xiàn)方案都是通過將SERDES的恢復(fù)時(shí)鐘引到芯片外部，然后通過一個(gè)cleanup PLL過濾抖動，然后同...
基于FPGA的光柵解調(diào)系統(tǒng)的設(shè)計(jì)
光纖光柵的傳感信息是采用波長編碼的方式進(jìn)行的，解調(diào)的關(guān)鍵就是把傳感信息從波長編碼中完整地解調(diào)出來。文中介紹的光柵解調(diào)系統(tǒng)采用F－P濾波器對ASE光源進(jìn)行掃描;采用FPGA作為控制核心...
通過云計(jì)算分析Virtex-6設(shè)計(jì)的實(shí)現(xiàn)選項(xiàng)和用戶約束
隨著FPGA器件尺寸的增大及其內(nèi)部設(shè)計(jì)密度的提高，時(shí)序收斂面臨著前所未有的挑戰(zhàn)。由于各種實(shí)現(xiàn)工具都競相滿足這種更高復(fù)雜性需求，把不同的實(shí)現(xiàn)轉(zhuǎn)入量產(chǎn)時(shí)間越來越長。為了加快速度，...
快速高效的實(shí)現(xiàn)浮點(diǎn)復(fù)數(shù)矩陣分解
浮點(diǎn)具有更大的數(shù)據(jù)動態(tài)范圍，從而在很多算法中只需要一種數(shù)據(jù)類型的優(yōu)勢。本文介紹如何使用Vivado HLS實(shí)現(xiàn)浮點(diǎn)復(fù)數(shù)矩陣分解。使用HLS可以快速，高效地實(shí)現(xiàn)各種矩陣分解算法，極大地提高...
使用oprofile對軟件做profiling
關(guān)于Xilinx Zynq-7000帶來的新的系統(tǒng)設(shè)計(jì)思路，以及Profiling的對象libjpeg，前文已經(jīng)描述過了，再此不再贅述。Profiling是對不同性能特征的數(shù)據(jù)的形式化總結(jié)或分析，它通常以圖形和表的形式出現(xiàn)。...
2017-11-18 標(biāo)簽： 1243
基于FPGA的矩陣鍵盤控制器的設(shè)計(jì)
為改變采用CPU 控制矩陣鍵盤導(dǎo)致CPU 資源利用下降及引腳不足的現(xiàn)狀，介紹了一種基于FPGA 的矩陣鍵盤控制器的開發(fā)。在ISE13.4 開發(fā)環(huán)境下，采用VHDL 硬件語言開發(fā)了一種能有效防止機(jī)械式矩陣鍵...
高速DDC系統(tǒng)的實(shí)現(xiàn)架構(gòu)與仿真
基于FPGA設(shè)計(jì)了一高速數(shù)字下變頻系統(tǒng)，在設(shè)計(jì)中利用并行NCO和多相濾波相結(jié)合的方法有效的降低了數(shù)據(jù)的速率，以適合數(shù)字信號處理器件的工作頻率。為了進(jìn)一步提高系統(tǒng)的整體運(yùn)行速度，在...
基于FPGA的三模冗余容錯(cuò)技術(shù)的研究
基于SRAM 的FPGA對于空間粒子輻射非常敏感，很容易產(chǎn)生軟故障，所以對基于FPGA的電子系統(tǒng)采取容錯(cuò)措施以防止此類故障的出現(xiàn)非常重要。通過對敏感電路使用三模冗余( TMR)方法并利用FPGA 的動態(tài)...
基于FPGA芯片的數(shù)據(jù)流結(jié)構(gòu)分析
Virtex 型FPGA 芯片是Xilinx 公司芯片系列中的一種，Virtex 系列的數(shù)據(jù)流及配置邏輯與XC4000 的數(shù)據(jù)流及配置邏輯有顯著不同，但卻與Xilinx 的FPGA 家族保持了很大的兼容性。 這里詳細(xì)介紹了Virtex 系列...
基于FPGA異步串行通信接口模塊設(shè)計(jì)與實(shí)現(xiàn)
在基于FPGA芯片的工程實(shí)踐中，經(jīng)常需要FPGA與上位機(jī)或其他處理器進(jìn)行通信，為此設(shè)計(jì)了用于短距離通信的UART接口模塊。該模塊的程序采用VHDL語言編寫，模塊的核心發(fā)送和接收子模塊均采用有...
基于FPGA嵌入式系統(tǒng)的設(shè)備驅(qū)動開發(fā)
基于FPGA嵌入式系統(tǒng)，在PowerPC 架構(gòu)的Linux2.6 操作系統(tǒng)環(huán)境下，對通用輸入輸出接口(GPIO)控制器的驅(qū)動，采用平臺設(shè)備機(jī)制進(jìn)行中斷控制管理。通過該管理機(jī)制，將GPIO設(shè)備本身的資源注冊進(jìn)內(nèi)核...
基于FPGA的AFC環(huán)解調(diào)FSK信號原理及設(shè)計(jì)
介紹了相乘微分型AFC環(huán)解調(diào)FSK信號的原理，分析了環(huán)路的控制模型。采用模塊化的設(shè)計(jì)思想，利用VHDL語言設(shè)計(jì)了相乘微分型AFC環(huán)路，闡述了關(guān)鍵部件的設(shè)計(jì)方法。在Xilinx的FPGA器件XC3S200-4FT200上...
基于FPGA的并行CRC算法的UART控制器
基于串行異步收發(fā)器（UART）的通信中經(jīng)常用到循環(huán)冗余校驗(yàn)（CRC)，常見的CRC校驗(yàn)電路多為串行校驗(yàn)，校驗(yàn)所需時(shí)鐘周期較多，基于查找表或輸入矩陣轉(zhuǎn)換的并行算法，需要存儲余數(shù)表，占用大...
反熔絲FPGA配置和編程方法
反熔絲FPGA制造困難且多用在特殊用途領(lǐng)域,因此有關(guān)其位流文件的研究很少.本文首先介紹了反熔絲FPGA 及FPGA CAD軟件流程, 接著描述了反熔絲FPGA具體結(jié)構(gòu)并通過一個(gè)具體例子說明了如何配置反熔...
2017-11-18 標(biāo)簽：FPGA 12146
基于XC7Z20的多軸串聯(lián)控制系統(tǒng)的設(shè)計(jì)
嵌入式技術(shù)突飛猛進(jìn)的發(fā)展，為運(yùn)動控制系統(tǒng)的研究和應(yīng)用注入了新的活力，并且使得開發(fā)成本和周期都大為縮減。本論文將多電機(jī)驅(qū)動、電機(jī)控制器、多電機(jī)串聯(lián)控制器、在線調(diào)試等功能在...
一種基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
基于PCI總線和FPGA的特點(diǎn)，設(shè)計(jì)了具有高精度、高穩(wěn)定性及高準(zhǔn)確性的多通道信號采集傳輸系統(tǒng)。系統(tǒng)采用以FPGA為主控單元，通過控制模擬選擇開關(guān)ADG706 及A/D 轉(zhuǎn)換器AD7667實(shí)現(xiàn)對模擬信號的采集...
最全面的7系列FPGA的DCI技術(shù)分析
DCI技術(shù)概述 隨著FPGA芯片越大而且系統(tǒng)時(shí)鐘越高，PCB板設(shè)計(jì)以及結(jié)構(gòu)設(shè)計(jì)變得越難，隨著速率的提高，板間的信號完整性變的非常關(guān)鍵，PCB板上若有關(guān)鍵信號，那么需要進(jìn)行阻抗匹配，從而避免...
基于排序網(wǎng)絡(luò)的高效中值濾波方法
Vivado的高層次綜合功能將幫助您為嵌入式視頻應(yīng)用設(shè)計(jì)更好的排序網(wǎng)絡(luò)。從汽車到安全系統(tǒng)再到手持設(shè)備，如今采用嵌入式視頻功能的應(yīng)用越來越多。每一代新產(chǎn)品都需要更多的功能和更好的圖...
使FPGA進(jìn)軍ASIC級設(shè)計(jì)領(lǐng)域的方法步驟
不久前發(fā)生在ASIC上的問題現(xiàn)又在FPGA上重演。到底是什么問題？那就是布線延遲對于設(shè)計(jì)性能的主導(dǎo)作用。多年以來，登納德縮放比例定律（Dennard scaling）增加了晶體管速度，同時(shí)摩爾定律的擴(kuò)...
基于雷達(dá)的雜波速度譜圖的建立方法
在雷達(dá)信號處理中，為了對低速運(yùn)動雜波進(jìn)行有效的抑制，研究了一種雜波速度譜圖的建立方法。此雜波速度譜圖的建立在FPGA中實(shí)現(xiàn)，通過對雷達(dá)實(shí)際回波數(shù)據(jù)在FPGA中的處理得到運(yùn)動雜波速度...
基于ARM和FPGA的SiP通用微處理系統(tǒng)封裝設(shè)計(jì)
介紹了系統(tǒng)級封裝的概念和特性，闡述了SiP設(shè)計(jì)的關(guān)鍵技術(shù)和基本生產(chǎn)實(shí)現(xiàn)流程。設(shè)計(jì)了一款基于ARM和FPGA管芯的SiP通用微處理系統(tǒng)，介紹了該SiP系統(tǒng)的整體框圖，并詳細(xì)分析了系統(tǒng)各部分電路...
基于DFT多相濾波器組信道化頻率檢測技術(shù)
在數(shù)字接收機(jī)的各種參數(shù)中，頻率是最重要的參數(shù)之一，它能反映接收機(jī)的功能和用途、以及頻譜寬度等重要指標(biāo)。傳統(tǒng)的順序測頻技術(shù)一般通過對接收機(jī)頻帶的掃描，對頻域進(jìn)行連續(xù)取樣。該...
Xilinx設(shè)備的驅(qū)動程序
Xilinx為所有設(shè)備都提供了standalone模式的驅(qū)動程序。Xilinx SDK會根據(jù)硬件系統(tǒng)的配置情況，將使用的設(shè)備的驅(qū)動加入到創(chuàng)建的BSP工程中。Xilinx設(shè)備的驅(qū)動程序的存放路徑是安裝目錄下的sw目錄下。...
基于Xilinx的軟件工程的創(chuàng)建
Xilinx Shenzhen 代表處 Hank Fu Xilinx 提供了完整的軟件開發(fā)環(huán)境。在Xilinx SDK中，每一個(gè)軟件工程，會包含一個(gè)應(yīng)用程序工程，和一個(gè)BSP工程。應(yīng)用程序工程，Xlinx建議只包含與應(yīng)用相關(guān)的代碼。BSP工...
基于測試系統(tǒng)的FPGA測試方法研究與實(shí)現(xiàn)
1 引言 目前FPGA大多采用基于查找表技術(shù)，主要由可編程輸入/輸出單元(IOB)、可編程邏輯單元(CLB)、可編程布線資源(PI)、配置用的SRAM、BlockRAM和數(shù)字延遲鎖相環(huán)(DLL)等部分組成。對FPGA進(jìn)行測試要...
2017-11-18 標(biāo)簽：FPGA測試系統(tǒng) 3434
基于XCR3256的水下沖擊波記錄儀的設(shè)計(jì)
隨著大規(guī)模集成電路和單片機(jī)的迅速發(fā)展，復(fù)雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功能強(qiáng)大的優(yōu)點(diǎn)，在電子產(chǎn)品設(shè)計(jì)中得到了廣泛的應(yīng)用。CPLD可實(shí)現(xiàn)在系統(tǒng)編程，重復(fù)多次，而...
基于XC3S400和CY7C68013多路數(shù)據(jù)采集電路的設(shè)計(jì)
介紹了一個(gè)基于FPGA的多通道信號采集電路。該電路以FPGA 芯片XC3S400 作為電路的主控制器，采用電子開關(guān)ADG708對7路信號進(jìn)行了循環(huán)采集，使用AD7667 作為模數(shù)轉(zhuǎn)換器，由主控制器FPGA控制，將采集...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
