電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專(zhuān)欄，內(nèi)容有fpga培圳資料、FPGA開(kāi)發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
7 50T 入門(mén)級(jí)FPGA試用筆記（一）/初探
作為Xlinx-FPGA的學(xué)習(xí)者，學(xué)習(xí)之路頗為坎坷。在感慨Xilinx高大上的同時(shí)不得不吐槽真貴，特別是好的開(kāi)發(fā)板（在這里真誠(chéng)感謝xilinx電子創(chuàng)新網(wǎng)提供的試用板）。同時(shí)高冷的Xilinx在學(xué)習(xí)上也沒(méi)有像...
2017-02-08 標(biāo)簽： 557
Zedboard移植USB無(wú)線(xiàn)網(wǎng)卡驅(qū)動(dòng)心得
最近因?yàn)樾枰?，要在Zedboard上移植一個(gè)無(wú)線(xiàn)網(wǎng)卡驅(qū)動(dòng)，因?yàn)橐郧霸谟焉浦凵厦嬉浦策^(guò)，所以以為很簡(jiǎn)單，沒(méi)想到這件事情卻花了我將近一周才搞好，中間就因?yàn)閮?nèi)核的一個(gè)小的疏忽，特在此將...
2017-02-08 標(biāo)簽： 766
能源無(wú)以為繼 到2040年計(jì)算機(jī)產(chǎn)業(yè)將終結(jié)？
據(jù)國(guó)外媒體每日郵報(bào)報(bào)道，電子信息產(chǎn)業(yè)在未來(lái)25年內(nèi)可能會(huì)遭遇瓶頸，因?yàn)槿澜绲碾娔軐o(wú)法支持這么多的電腦一起運(yùn)行。一份報(bào)告稱(chēng)，如果按照目前的趨勢(shì) 繼續(xù)發(fā)展下去，截至2040年，計(jì)...
2017-02-08 標(biāo)簽： 412
Zybo Board 開(kāi)發(fā)記錄: Zynq與LED閃爍控制
本文轉(zhuǎn)載自：coldnew's blog 在zybo board 開(kāi)發(fā)記錄: 透過(guò)可程序邏輯控制 LED 閃爍一文中我們說(shuō)到了怎樣純粹使用 可程序邏輯 (Programmable Logic, PL) 去控制 Zybo board 上面的四個(gè) LED 燈 (LD0 ~ LD3)，接下來(lái)就...
2017-02-08 標(biāo)簽： 2400
Zybo Board 開(kāi)發(fā)記錄： 透過(guò)可程序邏輯控制LED閃爍
本文轉(zhuǎn)載自：coldnew's blog 在進(jìn)入到這種混搭 ARM/FPGA 的開(kāi)發(fā)板的世界之前，很多人都是從純粹的 FPGA 開(kāi)發(fā)板玩起，因此也讓我們看看如何僅透過(guò)可程序邏輯(Programmable Logic, PL) 來(lái)對(duì) Zybo board 上面的...
2017-02-08 標(biāo)簽： 1014
Zynq Petalinux編譯用戶(hù)自定義系統(tǒng)
Design Flow Step Hardware Platform Creation Create PetaLinux Project Initialize PetaLinux Project Configure System-level Options Create User Components Configure the Linux Kernel Configure the Root Filesystem Build the system Test the System Deploy th...
2017-02-08 標(biāo)簽： 498
Zybo Board開(kāi)發(fā)記錄: 讓 Vivado有Zybo Board的配置文件
本文轉(zhuǎn)載自：coldnew's blog 在透過(guò) Vivado 去建立新的項(xiàng)目的時(shí)候，開(kāi)發(fā)板沒(méi)有 Zybo Board 的選項(xiàng)可以選，我們就必須自己去設(shè)定關(guān)于 Zybo Board 的信息。幸好， Digilentinc 針對(duì)這個(gè)問(wèn)題有提供關(guān)于 Zybo...
2017-02-08 標(biāo)簽： 874
Zybo Board 開(kāi)發(fā)記錄: Xilinx SDK 在 Linux 的一些注意事項(xiàng)
本文轉(zhuǎn)載自：coldnew's blog 在使用 Xilinx 的開(kāi)發(fā)環(huán)境 Vivado 2016.1 有遇到一些問(wèn)題，特別紀(jì)錄之。 安裝 Vivado 在其他的 Linux 平臺(tái) Vivado 安裝程序在非官方支持的 Linux 平臺(tái)上可能會(huì)導(dǎo)致安裝出問(wèn)題，以...
2017-02-08 標(biāo)簽： 1216
System generator DSP48E1 (2)：四路加法器
概述 利用4個(gè)dsp48e1模塊，實(shí)現(xiàn)四路加法器，dsp48e1模塊在手冊(cè)中表示比較復(fù)雜，找了兩個(gè)圖，可以大致看懂他的基本功能。 圖1 dsp48e1端口說(shuō)明 圖2 簡(jiǎn)化的DSP48E1結(jié)構(gòu) 軟件環(huán)境 ?Matlab 2014 a ?Viva...
2017-02-08 標(biāo)簽： 1077
System generator DSP48E1 (1)：端口說(shuō)明
概述 Xilinx的DSP48E1模塊在7系列的fpga芯片中經(jīng)常被用于DSP應(yīng)用當(dāng)中。他能夠有效提高設(shè)計(jì)的靈活性和效率，提高產(chǎn)品的性能。 DSP48E1支持許多獨(dú)立的功能。包括：乘法、乘加(MACC, )，乘加，三輸入...
2017-02-08 標(biāo)簽： 1285
Zybo Board 開(kāi)發(fā)記錄: 升級(jí)Digilent提供的設(shè)計(jì)檔
Digilent 針對(duì) Zybo board 用于 Embedded Linux 的環(huán)境上，提供了一個(gè)預(yù)先定義好接腳的配置文件 (zybo_base_system)， 早期的版本 是直接將項(xiàng)目打包起來(lái)釋出，后期則采用 git 去進(jìn)行維護(hù)，其項(xiàng)目位于GitHu...
2017-02-08 標(biāo)簽： 656
美國(guó)五大科技巨頭將聯(lián)合制定人工智能的道德標(biāo)準(zhǔn)
去多年中，科幻電影的情節(jié)常常是人工智能機(jī)器毀滅了人類(lèi)。然而在未來(lái)10到20年中，我們最大的擔(dān)心或許是，機(jī)器人將搶走我們的工作，或是在高速公路上撞上我們的汽車(chē)。 目前，全球最大的...
2017-02-08 標(biāo)簽： 213
datamover完成ZYNQ片內(nèi)PS與PL間的數(shù)據(jù)傳輸
分享下PS與PL之間數(shù)據(jù)傳輸比較另類(lèi)的實(shí)現(xiàn)方式，實(shí)現(xiàn)目標(biāo)是： 1、傳輸時(shí)數(shù)據(jù)不能滯留在一端，無(wú)論是1個(gè)字節(jié)還是1K字節(jié)都能立即發(fā)送； 2、PL端接口為FIFO接口； PS到PL的數(shù)據(jù)傳輸流程: PS到PL的...
2017-02-08 標(biāo)簽： 2425
Xilinx7系列基于PCIe的設(shè)計(jì)如何滿(mǎn)足PCIe啟動(dòng)時(shí)間的要求
根據(jù)PCIe的協(xié)議，當(dāng)設(shè)備啟動(dòng)后，PCIe設(shè)備必須滿(mǎn)足啟動(dòng)時(shí)間的要求，即上電后100ms內(nèi)，完成PCIe設(shè)備的初始化。如果不能滿(mǎn)足PCIe設(shè)備啟動(dòng)時(shí)間的要求，則lspci可能無(wú)法檢測(cè)到基于FPGA的PCIe設(shè)備，需...
2017-02-07 標(biāo)簽： 4427
基于7系列的新工程不再推薦使用Winbond Flash
我們知道，早先在ISE時(shí)代，Xilinx的A / K / V 系列FPGA支持Winbond / Micron / Spanion 三家的Flash： 但是從Vivado時(shí)代開(kāi)始， Vivado Device Programmer 已經(jīng)不支持Winbond 的Flash了，參見(jiàn) AR# 61497 Xilinx 官方的狀態(tài)為...
2017-02-07 標(biāo)簽： 3030
SDK– 如何減小Microblaze的代碼體積
在FPGA中使用軟核做嵌入式開(kāi)發(fā)，有時(shí)我們會(huì)非常在意其編譯后的代碼體積大小，畢竟通常情況下，Microblaze都不是直接運(yùn)行在DDR當(dāng)中，而是運(yùn)行在FPGA內(nèi)部的LocalBRAM里面的，而B(niǎo)RAM通常是FPGA里面比...
2017-02-07 標(biāo)簽： 2081
Vivado的helloword程序（一）：硬件工程部分
硬件平臺(tái)：ZedBoard 軟件平臺(tái)：vivado2013.3 本示例通過(guò)綜合、實(shí)現(xiàn)，生成比特流，發(fā)送到SDK實(shí)現(xiàn)。 啟動(dòng)vivado并且創(chuàng)建一個(gè)項(xiàng)目 根據(jù)提示操作一步步創(chuàng)建新項(xiàng)目的時(shí)候記得選擇RTL Project 板子選擇Ze...
2017-02-07 標(biāo)簽： 1034
IBM宣布造出世界首個(gè)人造納米隨機(jī)相變神經(jīng)元
據(jù)外媒報(bào)道，IBM蘇黎世研究中心宣布，他們制造出世界上首個(gè)人造納米尺度隨機(jī)相變神經(jīng)元，可實(shí)現(xiàn)高速無(wú)監(jiān)督學(xué)習(xí)。科學(xué)家表示：這一突破標(biāo)志著人類(lèi)在認(rèn)知計(jì)算應(yīng)用中超密度集成神經(jīng)形態(tài)技...
2017-02-07 標(biāo)簽： 392
Zybo Board 開(kāi)發(fā)記錄: 執(zhí)行 Linux 操作系統(tǒng)
本文轉(zhuǎn)載自：coldnew's blog 在 zybo board 開(kāi)發(fā)記錄: Zynq 與 LED 閃爍控制 一文中我們談到了如何透過(guò) C 語(yǔ)言撰寫(xiě)?yīng)毩⒌某绦?，讓它控?Zynq 的處理器系統(tǒng) (Processing System, PS) 去閃爍 LED 的亮暗。既然 ...
2017-02-07 標(biāo)簽： 1024
MicroBlaze Ethernetlite lwIP Applications測(cè)試
硬件環(huán)境：7A50T 軟件環(huán)境VIVADO2014.04 項(xiàng)目?jī)?nèi)容： 7A50t LWIP應(yīng)用測(cè)試 備注：在跑第二個(gè)例子的時(shí)候，遇到問(wèn)題“XMD既不是內(nèi)部命令也不是外部命令”，此問(wèn)題糾結(jié)了一周多，最后在重新安裝軟件之...
2017-02-07 標(biāo)簽： 1418
7 50T FPGA試用筆記（二）/DSP48E1
前段時(shí)間一直在幫本科生做電賽，需要用到FPGA筆者作為學(xué)長(zhǎng)責(zé)無(wú)旁貸去幫忙，耽誤了更新，抱歉。為了表現(xiàn)筆者的誠(chéng)意，今天拿出干貨——DSP48E1的使用，全程高能不要眨眼。 安富利的陳博士出...
2017-02-07 標(biāo)簽： 3229
Xilinx的HDMI的IPCORE輸出調(diào)試成功
首先要把 主要的架構(gòu)圖看明白， hdmi_tx_ss模塊，是需要改動(dòng)的。主要能夠保證進(jìn)入到 hdmi_tx_0模塊的數(shù)據(jù)是，標(biāo)準(zhǔn)的 行場(chǎng)信號(hào)就行。 需要3個(gè)信號(hào)分量， video_vs, video_de, video_data[143： 0]就行。 只...
2017-02-07 標(biāo)簽： 842
【科普】卷積神經(jīng)網(wǎng)絡(luò)基礎(chǔ)知識(shí)
本文的主要目的，是簡(jiǎn)單介紹時(shí)下流行的深度學(xué)習(xí)算法的基礎(chǔ)知識(shí)，本人也看過(guò)許多其他教程，感覺(jué)其中大部分講的還是太過(guò)深?yuàn)W，于是便有了寫(xiě)一篇科普文的想法。博主也是現(xiàn)學(xué)現(xiàn)賣(mài)，文中如...
2017-11-10 標(biāo)簽： 2137
4.3.2的ZYNQ的時(shí)鐘驅(qū)動(dòng)架構(gòu)和原理解析
在查看zynq的clk時(shí)鐘驅(qū)動(dòng)時(shí)，在源碼文件clkc.c中我們看到匹配屬性字段”xlnx,ps7-clkc”，該字段匹配zynq-7000.dtsi的時(shí)鐘子節(jié)點(diǎn)的compatible關(guān)鍵字屬性相匹配，時(shí)鐘的setup函數(shù)為zynq_clk_setup，查看整個(gè)源...
2017-11-10 標(biāo)簽： 5053
Zybo board 開(kāi)發(fā)記錄: 使用Yocto建立系統(tǒng)
本文轉(zhuǎn)載自：coldnew's blog 在zybo board 開(kāi)發(fā)記錄: 執(zhí)行 Linux 操作系統(tǒng)一文中，我們提到了如何自行編譯 u-boot、Linux kernel、busybox 來(lái)讓 Zybo Board 可以開(kāi)機(jī)進(jìn)到 SD 卡上的 Linux 系統(tǒng)。這一次，我們要來(lái)...
2017-11-10 標(biāo)簽： 3358
解密：“無(wú)中生有”的計(jì)算機(jī)視覺(jué)
計(jì)算機(jī)視覺(jué)（Computer Vision，CV）是一門(mén)研究如何使機(jī)器“會(huì)看”的科學(xué)。1963年來(lái)自MIT的Larry Roberts發(fā)表了該領(lǐng)域第一篇博士論文《Machine Perception of Three-Dimensional Solids》，標(biāo)志著CV作為一門(mén)新興人...
2017-11-10 標(biāo)簽： 1223
I/O接口標(biāo)準(zhǔn)(1)：LVTTL、LVCMOS、SSTL、HSTL
I/O接口標(biāo)準(zhǔn) 1．單端信號(hào)接口標(biāo)準(zhǔn) LVTTL和LVCMOS（JESD8-5，JESD8-B） SSTL（JESD8-8，JESD8-9B，JESD8-15） HSTL（JESD8-6） LVTTL和LVCMOS結(jié)構(gòu)通常是簡(jiǎn)單的push-pull。最簡(jiǎn)單的例子就是CMOS反向器，需要滿(mǎn)足的唯一參...
2017-11-10 標(biāo)簽： 48528
基于Microblaze的LwIP以太網(wǎng)環(huán)境搭建
安富利陳志勇博士出的試用題目： 通過(guò)以太網(wǎng)口，PC把一幅圖片傳給FPGA，F(xiàn)PGA做處理后再回傳給PC做顯示。這樣可以實(shí)現(xiàn)算法驗(yàn)證，并且可以比較基于PC純軟件處理，和FPGA硬加速處理的時(shí)間。圖...
2017-11-10 標(biāo)簽： 13629
認(rèn)知計(jì)算揭開(kāi)計(jì)算新時(shí)代序幕？路漫漫其修遠(yuǎn)兮
據(jù)Techopedia報(bào)道，人類(lèi)總是想要從生活中獲取更多，計(jì)算系統(tǒng)也在這些預(yù)期范圍之內(nèi)。最初時(shí)，計(jì)算機(jī)只能匯總數(shù)據(jù)，接著只能去做編程安排它們?nèi)プ龅氖虑?。但我們從未放棄去?chuàng)建新的計(jì)算系...
2017-11-10 標(biāo)簽： 534
Python機(jī)器學(xué)習(xí)庫(kù)和深度學(xué)習(xí)庫(kù)總結(jié)
我們?cè)贕ithub上的貢獻(xiàn)者和提交者之中檢查了用Python語(yǔ)言進(jìn)行機(jī)器學(xué)習(xí)的開(kāi)源項(xiàng)目，并挑選出最受歡迎和最活躍的項(xiàng)目。 1. Scikit-learn（重點(diǎn)推薦） Scikit-learn 是基于Scipy為機(jī)器學(xué)習(xí)建造的的一個(gè)...
2017-11-10 標(biāo)簽：python 1111
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
