電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
Vivado Synthesis中如何為Verilog代碼中的“include file”設(shè)置路徑？
在Verilog代碼開發(fā)時，我們可以把經(jīng)常會用到的公共變量和參數(shù)，單獨放在一個cfg.v文件中，然后在別的文件中include這個文件，這樣便于代碼的組織管理，可以使得代碼結(jié)構(gòu)更加清晰。 下面是在...
2017-11-10 標(biāo)簽： 10899
新型“擴散式憶阻器”可逼真模擬突觸行為
據(jù)美國趣味科學(xué)網(wǎng)站26日報道，美國科學(xué)家研制出了一種新型“擴散式憶阻器”，模擬了人腦兩個神經(jīng)元的結(jié)點——突觸內(nèi)鈣離子的行為，逼真度有史以來最高。研究人員表示，新設(shè)備有助于開...
2017-11-10 標(biāo)簽： 970
Vivado Design Suite HLx 版本 2016.4 現(xiàn)已發(fā)布
最新版 Vivado HLx Edition 現(xiàn)已推出, 其中包括： 支持 Zynq? UltraScale+? MPSoC ZCU102-ES2 和 Virtex? UltraScale+ VCU118-ES1 開發(fā)板 支持 Virtex UltraScale+ XCVU11P 和 XCVU13P 器件 針對 Kintex? 和 Virtex UltraScale? 器件的...
2017-11-10 標(biāo)簽： 1275
玩轉(zhuǎn)Xilinx嵌入式視覺開發(fā)者專區(qū) 讓視覺系統(tǒng)開發(fā)更加簡單
開發(fā)下一代視覺系統(tǒng)的 “一站式平臺” ——Xilinx嵌入式視覺開發(fā)者專區(qū) 賽靈思近日推出了面向軟件、硬件及系統(tǒng)開發(fā)人員的嵌入式視覺開發(fā)者專區(qū)，以幫助他們加速生產(chǎn)力并打造 All Programma...
2017-11-10 標(biāo)簽： 1389
Enclustra公司在ESC2016大會上推出Mercury+ XU1 SOM核心模塊
ESC是Embedded Systems Conference的簡稱，即嵌入式系統(tǒng)大會，每年都會舉行一次。ESC2016于2016年12月6號至2016年12月8號在美國加州圣何塞（San Jose）會議中心舉行，為期三天。行業(yè)內(nèi)的各大電子和半導(dǎo)體...
2017-11-10 標(biāo)簽： 1610
TSN開放標(biāo)準(zhǔn)掛保證 車用以太網(wǎng)搶進ADAS市場
作者：Arthur Marris/Sachin Dhingra/Robert Schweiger 以太網(wǎng)絡(luò)技術(shù)具有成本低、重量輕、數(shù)據(jù)傳輸率高的特性，且并非專有性質(zhì)，因此成為實現(xiàn)先進駕駛輔助系統(tǒng)(ADAS)應(yīng)用及自動駕駛的關(guān)鍵。為達(dá)成操控...
2017-11-10 標(biāo)簽： 1766
“讓系統(tǒng)具有自愈能力”：基于Artix
冗余系統(tǒng)是為了為增加系統(tǒng)的可靠性，采取兩套或兩套以上相同、相對獨立配置的設(shè)計。采取兩套同樣配置的獨立硬件、軟件或設(shè)計等，可以做到在其中一套系統(tǒng)出現(xiàn)故障時，另一套系統(tǒng)能立即...
2017-11-10 標(biāo)簽： 647
popping：一個基于Zynq架構(gòu)，OpneCV庫的目標(biāo)跟蹤系統(tǒng)
1999年，Intel建立了OpenCV庫（Open Source Computer Vision library），如今由Willow Garage提供支持。它是一個基于BSD許可的開源發(fā)行的跨平臺計算機視覺庫，可以運行在Linux，Windows和Mac OS操作系統(tǒng)上。OpenC...
2017-11-10 標(biāo)簽： 1159
數(shù)據(jù)中心加速，一文說清FPGA與GPU、ASIC目前的競爭格局
作者：李衛(wèi)忠 文章來源：doit 超大規(guī)模云計算中心、電子商務(wù)和社交網(wǎng)絡(luò)數(shù)據(jù)中心，正面臨著數(shù)據(jù)類型復(fù)雜的工作負(fù)載加速之難題。 數(shù)據(jù)中心加速的主要途徑 傳統(tǒng)CPU處理能力的需要突破已經(jīng)成...
2017-11-10 標(biāo)簽： 576
基于OpenPOWER的深度學(xué)習(xí)方案擴展到新發(fā)布版本
作者：Michael Gschwind，IBM Systems機器學(xué)習(xí)和深度學(xué)習(xí)首席工程師 我很榮幸地宣布推出面向OpenPOWER深度學(xué)習(xí)框架的重大更新，作為軟件“distros”（發(fā)布版本）的安裝如同使用Ubuntu系統(tǒng)安裝程序一樣...
2017-11-10 標(biāo)簽： 479
詳細(xì)解讀Zynq的三種啟動方式(JTAG,SD,QSPI)
本文介紹zynq上三種方式啟動文件的生成和注意事項，包括只用片上RAM（OCM）和使用DDR3兩種情況。 JTAG方式 JTAG方式是調(diào)試中最常用的方式，在SDK中 在“Project Explorer”窗口工程上右鍵->Debug As->...
I/O接口標(biāo)準(zhǔn)解析系列教程（3）：HCSL和LPHCSL
LPHCSL（Low-Power HCSL）是為了降低傳統(tǒng)的HCSL驅(qū)動器的功耗而開發(fā)的。LPHCSL的主要優(yōu)點包括更好的驅(qū)動長線的性能，易于AC耦合，減少PCB板子面積，易于布線，降低材料成本，本文將討論這些優(yōu)點，...
在Microzed上構(gòu)建嵌入式linux系統(tǒng)（ubuntu16.04下）
Linux啟動需要4個文件： 1. boot.bin 2. device_tree.dtb 3. uImage 4. uramdisk.image.gz a1.生成boot.bin文件需要：（生成boot.bin時，下面三個文件順序不能錯。） （1）FSBL：第一級啟動引導(dǎo)程序，選擇Zynq FSBL模版...
I/O接口標(biāo)準(zhǔn)解析系列教程(2)：CML、PECL、LVECL和LVDS
CML（Current-mode llogic）它并沒有一個標(biāo)準(zhǔn)，是基于簡單的差分放大器，如圖2所示。通常取R1=R2=50歐姆，|VOUT+ - VOUT-| = R1 * i1 = 50*i1，不同的廠家i1值不一樣，所以，電壓擺幅不同的廠家也不一樣。不...
手把手教你創(chuàng)建Linux設(shè)備驅(qū)動和應(yīng)用程序
其實我們創(chuàng)建的myLed IP相對于Linux操作系統(tǒng)可以是它的一個底層設(shè)備，因為PS總線為myLed IP分配了尋址地址，這樣我們就可以創(chuàng)建myLed IP模塊的硬件驅(qū)動，然后搭建應(yīng)用程序，實現(xiàn)軟硬件協(xié)同設(shè)計...
Zybo全棧開發(fā)入門教程（基于Linux嵌入式系統(tǒng)）:10個步驟自定義IP模塊
可以說zybo是mini-zedboard。Zybo全棧開發(fā)教程共分為三部分：自定義IP、移植Linux操作系統(tǒng)、編寫驅(qū)動模塊和應(yīng)用。通過這三部分你將能夠全面熟悉Zynq AP SoC架構(gòu)的開發(fā)流程，包括FPGA邏輯電路設(shè)計、...
如何利用Vivado HLS處理許多位準(zhǔn)確或任意精度數(shù)據(jù)類型
我們在設(shè)計硬件時，它往往是要求更精確的位寬。例如，一個filter的輸入是12位和一個累加器的結(jié)果只需要一個最大范圍為27位。然而對于硬件設(shè)計來說，使用標(biāo)準(zhǔn)的C數(shù)據(jù)類型會造成硬件成本的...
2017-11-10 標(biāo)簽：Vivado 3436
7Series FPGA高速收發(fā)器使用教程分享
GTX RX接收端的結(jié)構(gòu)和TX發(fā)送端類似，數(shù)據(jù)流方向相反，不過和發(fā)送端也有一些區(qū)別，GTX的RX接收端結(jié)構(gòu)圖如圖1所示： 圖1 下面將根據(jù)數(shù)據(jù)流方向介紹一下RX接收端各個電路部分的功能。 RX Equali...
Adam Taylor玩轉(zhuǎn)MicroZed系列第76部分：關(guān)聯(lián)布局宏的約束
By Adam Taylor 在約束系列的最后，我們講講關(guān)聯(lián)布局宏（RPM）的約束。RPM允許你在FPGA的布局中將DSP、FF、LUT和RAMS等資源組合在一起。與PBlocks不同，RPM并不把設(shè)計元素的位置限制到特定區(qū)域去（除...
2017-11-10 標(biāo)簽：MicroZed 1243
嵌入式視覺要考慮哪些安全性與保密性問題
作者：Aaron Behman 和 Adam Taylor 嵌入式視覺 (EV) 系統(tǒng)的廣泛應(yīng)用已經(jīng)是無所不在，高級駕駛員輔助系統(tǒng) (ADAS)、機器視覺、醫(yī)療成像、增強現(xiàn)實以及眾多其他應(yīng)用等等， 都離不開一個高效的嵌入式...
2017-11-10 標(biāo)簽： 1316
卷積神經(jīng)網(wǎng)絡(luò)(CNN)的參數(shù)優(yōu)化方法
著名： ?本文是從 Michael Nielsen的電子書Neural Network and Deep Learning的深度學(xué)習(xí)那一章的卷積神經(jīng)網(wǎng)絡(luò)的參數(shù)優(yōu)化方法的一些總結(jié)和摘錄，并不是我自己的結(jié)論和做實驗所得到的結(jié)果。我想Michael的...
2017-11-10 標(biāo)簽： 6287
使用DesignWare邏輯庫和嵌入式存儲器以獲得16FFC SOC最佳PPA
作者：Ken Brock，Synopsys產(chǎn)品市場營銷經(jīng)理 TSMC最近宣布其第四代主要16納米工藝，即16FFC（16納米FinFET緊湊版）, 進入批量生產(chǎn)。該工藝提供了一種簡單的從28納米工藝進行轉(zhuǎn)移的方式，它具有優(yōu)異...
2017-02-07 標(biāo)簽： 1155
高級駕駛員感知系統(tǒng)和All Programmable SoC
作者：Aaron Behman 和 Adam Taylor 道路安全也能從摩爾定律中受益良多？是的，處理能力的提升以及 CMOS 圖像傳感器 (CIS) 和其他傳感器技術(shù)的發(fā)展，讓車輛制造商得以推出高級駕駛員感知系統(tǒng) (ADA...
2017-02-07 標(biāo)簽： 711
賽靈思重點發(fā)展領(lǐng)域 高效率視頻編碼是什么
視頻無處不在。它一直是用于娛樂、信息與教育的工具，為賽靈思帶來了大量極好的機遇，特別是在涉及到更多、更好、更快像素時。我們已經(jīng)看到分辨率超過 1080p60 ，向 4K 乃至 8K 分辨率邁進...
在汽車、物聯(lián)網(wǎng)中實施MIPI相機和顯示接口
在汽車、物聯(lián)網(wǎng)和多媒體應(yīng)用中，對相機和顯示屏的使用正在不斷增加，設(shè)計人員需要多種圖像和顯示接口解決方案，來滿足日益嚴(yán)格的功率和性能要求。...
2017-02-07 標(biāo)簽：物聯(lián)網(wǎng)MIPI相機 2267
Python常用PEP8編碼規(guī)范和建議經(jīng)驗分享
縮進 每級縮進用4個空格。 括號中使用垂直隱式縮進或使用懸掛縮進。 EXAMPLE: # (垂直隱式縮進)對準(zhǔn)左括號 foo = long_function_name(var_one, var_two, var_three, var_four) # (懸掛縮進) 一般情況只需多一層縮進...
2017-02-07 標(biāo)簽：python 1401
使用教程分享連載：在Zynq AP SoC設(shè)計中高效使用HLS IP（二）
對于硬件加速模塊來說，這些硬件加速模塊會消耗源于CPU存儲器的數(shù)據(jù)，并且以streaming方式產(chǎn)生數(shù)據(jù)。本文使用Vivado HLS和xfft IP模塊（在IP Integrator使用HLS IP那節(jié)用過）。這些模塊是連接到HP0的...
使用教程分享：在Zynq AP SoC設(shè)計中高效使用HLS IP（一）
高層次綜合設(shè)計最常見的的使用就是為CPU創(chuàng)建一個加速器，將在CPU中執(zhí)行的代碼移動到FPGA可編程邏輯去提高性能。本文展示了如何在Zynq AP SoC設(shè)計中使用HLS IP。 在Zynq器件應(yīng)用Vivado HLS IP 這里集...
C++中常用的復(fù)合數(shù)據(jù)類型在Vivado Hls中的應(yīng)用方法
Vivado hls既支持結(jié)構(gòu)體，也支持枚舉類型，這兩種類型都可以作為接口出現(xiàn)在頂層函數(shù)。如果結(jié)構(gòu)體出現(xiàn)在頂層函數(shù)，可以通過field_level 和struct_level進行封裝，如果枚舉類型作為接口出現(xiàn)在頂層...
在進行時序分析時為什么CPR操作得出的效果卻是相反的？
在進行時序分析時片上工藝差別通常會導(dǎo)致嚴(yán)重的“時鐘悲觀效應(yīng)”。這種問題可以通過CPR（Clock Pessimism Reduction）操作來恢復(fù).然而經(jīng)常有用戶咨詢我們說在他們的設(shè)計中CPR操作并沒有降低“時...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
