可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
中國FPGA市場競爭格局分析
AMD（Xilinx）FPGA相關(guān)產(chǎn)品矩陣主要包括：四大 FPGA產(chǎn)品系列（VIRTEX、KINTEX、ARTIX、SPARTAN），以及集成度更高的兩大自適應(yīng) SoC（Adaptive SoC）系列（ZYNQ、VERSAL）。...
2024-04-26 標(biāo)簽：FPGAamdeda通信網(wǎng)絡(luò)RISC-V 2656
基于Verilog HDL的FPGA圖像濾波處理仿真實(shí)現(xiàn)
注意這里的A是double類型的，直接進(jìn)行imshow會(huì)全白，要轉(zhuǎn)化到0-1：A=A./255，或者把double類型轉(zhuǎn)化為整形。...
基于FPGA的光纖通信加密系統(tǒng)
FPGA 設(shè)計(jì)加密算法具有安全性高，加密速度快，開發(fā)周期短，開發(fā)成本較低， 可重配，可靠性高以及移植性好等優(yōu)點(diǎn)。 系統(tǒng)鏈路部分采用 Aurora 協(xié)議，該協(xié)議是一款輕量級的光纖鏈路協(xié)議，具有...
基于FPGA的內(nèi)部LVDS接收器設(shè)計(jì)
LVDS是一種低壓低功耗的高速串行差分?jǐn)?shù)據(jù)傳輸標(biāo)準(zhǔn)，在高速數(shù)據(jù)互聯(lián)和數(shù)據(jù)通信領(lǐng)域得到廣泛的應(yīng)用，主流的FPGA器件都集成了高速的LVDS收發(fā)器。...
2024-04-26 標(biāo)簽：FPGA模擬電路adclvds模數(shù)轉(zhuǎn)換器 3275
時(shí)序約束實(shí)操
添加約束的目的是為了告訴FPGA你的設(shè)計(jì)指標(biāo)及運(yùn)行情況。在上面的生成約束之后，在Result àxx.sdc中提供約束參考（請注意該文件不能直接添加到工程中，需要熱復(fù)制到別的指定目錄或者新建自...
基于自研芯片+頂級AMD FPGA，西門子EDA發(fā)布“快而全”的Veloce CS
電子發(fā)燒友網(wǎng)報(bào)道（文/吳子鵬）在大型芯片設(shè)計(jì)過程中，驗(yàn)證被認(rèn)為是整體流程中最復(fù)雜、最耗時(shí)的環(huán)節(jié)之一。有數(shù)據(jù)顯示，目前功能驗(yàn)證約占整個(gè)芯片開發(fā)過程投入的60%-70%，是芯片項(xiàng)目能否...
FPGA的時(shí)鐘電路結(jié)構(gòu)原理
FPGA 中包含一些全局時(shí)鐘資源。以AMD公司近年的主流FPGA為例，這些時(shí)鐘資源由CMT（時(shí)鐘管理器）產(chǎn)生，包括DCM、PLL和MMCM等。...
2024-04-25 標(biāo)簽：FPGA鎖相環(huán)pll時(shí)鐘管理器時(shí)鐘信號 3567
基于FPGA設(shè)計(jì)的BRAM內(nèi)部結(jié)構(gòu)
再看末級觸發(fā)器對BRAM時(shí)序性能的影響，下圖依次展示了7系列FPGA、UltraScale+和Versal芯片在未使用和使用末級觸發(fā)器兩種情形下時(shí)鐘到輸出的延遲。...
Xilinx FPGA BGA推薦設(shè)計(jì)規(guī)則和策略（二）
工程師必須在設(shè)計(jì)階段早期評估功率需求，以確保有足夠的層和面積為需要功率的BGA焊盤提供足夠的功率。...
2024-05-01 標(biāo)簽：FPGABGAVRM電壓調(diào)節(jié)器負(fù)載電壓 2028
FPGA技術(shù)的五大優(yōu)勢
各行各業(yè)紛紛采用FPGA芯片是源于FPGA融合了ASIC和基于處理器的系統(tǒng)的最大優(yōu)勢。 FPGA能夠提供硬件定時(shí)的速度和穩(wěn)定性，且無需類似自定制ASIC設(shè)計(jì)的巨額前期費(fèi)用的大規(guī)模投入。...
基于FPGA VHDL的ASK調(diào)制與解調(diào)
ASK即“幅移鍵控”又稱為“振幅鍵控”，也有稱為“開關(guān)鍵控”（通斷鍵控）的，所以又記作OOK信號。ASK是一種相對簡單的調(diào)制方式。...
2024-04-22 標(biāo)簽：FPGA模擬信號vhdlASK調(diào)制信號 1458
基于FPGA的數(shù)字電壓表（AD）設(shè)計(jì)
TLC549是一個(gè)8位的串行模數(shù)轉(zhuǎn)換器，A/D轉(zhuǎn)換時(shí)間最大為17us，最大轉(zhuǎn)換速率為4MHz。下圖為TLC549的訪問時(shí)序，從圖中可以看出，TLC549的使用只需對外接輸入輸出時(shí)鐘（I/O CLK）和芯片選擇（/CS）、輸...
2024-04-22 標(biāo)簽：FPGA轉(zhuǎn)換器電壓表模數(shù)轉(zhuǎn)換器模擬信號 2380
基于FPGA技術(shù)的手勢識別控制型多功能機(jī)械臂系統(tǒng)
首先通過圖像采集設(shè)備來獲取手勢圖像，通過手勢建模將獲取的手勢圖像用數(shù)學(xué)模型描述出來，最后根據(jù)得到的手勢識別所需要的模型參量判別出具體的手勢形態(tài)。...
基于FPGA技術(shù)的智能駕駛輔助系統(tǒng)設(shè)計(jì)方案
圖像的采集使用的是 NUOXI ZL-008 型號USB 攝像頭，該攝像頭支持分辨率640*480，幀率 30 幀/秒，增強(qiáng)像素?cái)?shù)1200 萬，可以滿足本文研究中對 圖像的清晰度和實(shí)時(shí)性的要求。...
基于FPGA的內(nèi)存128M flash芯片控制器設(shè)計(jì)方案
這款flash芯片的的存儲是一個(gè)扇區(qū)4KB，一個(gè)扇區(qū)可以存256個(gè)字，一個(gè)字是8位，一個(gè)塊是64KB，一共有256個(gè)塊組成一個(gè)存儲flash內(nèi)存。...
2024-04-19 標(biāo)簽：FPGAFlaSh內(nèi)存狀態(tài)寄存器芯片控制器 2285
基于FPGA的網(wǎng)絡(luò)攝像頭圖像封裝處理
上位機(jī)才能夠在接收數(shù)據(jù)后正確顯示圖像。所以每幀圖像的開始需要多傳輸8字節(jié)數(shù)據(jù)，一般規(guī)定每次傳輸一行數(shù)據(jù)，由于OV7725一行有640個(gè)像素，每個(gè)像素16位，而以太網(wǎng)每個(gè)時(shí)鐘傳輸8位數(shù)據(jù)，...
2024-04-19 標(biāo)簽：FPGA以太網(wǎng)攝像頭上位機(jī)網(wǎng)絡(luò)攝像頭 1455
FPGA加法截位處理方法介紹
本模塊實(shí)現(xiàn)輸入與輸出位寬相同數(shù)據(jù)加法，并對結(jié)果進(jìn)行四舍五入截位，對標(biāo)matlab round函數(shù)。...
FPGA通過AXI總線讀寫DDR3實(shí)現(xiàn)方式
AXI總線由一些核心組成，包括AXI主處理器接口（AXI4）、AXI處理器到協(xié)處理器接口（AXI4-Lite）、AXI主外設(shè)接口（AXI4）、AXI外設(shè)到主處理器接口（AXI4-Lite）等。...
基于FPGA的多通道高速信號采集與處理平臺設(shè)計(jì)方案
以核心處理板為核心，由信號源產(chǎn)生的待處理模擬信號通過同軸線纜連接到核心處理板的信號接口，同時(shí)，連接同步時(shí)鐘等其他相關(guān)信號到核心處理板。...
易靈思RAM使用--Update4
易靈思RAM在使用時(shí)可以會(huì)遇到一些問題，這里把常用的問題總結(jié)下。 1、ram初始化文件路徑是工程路徑 在對ram進(jìn)行初始化時(shí)需要指定文件路徑，這里要注意'/'的方向。 （1）如果文件放在工程目...
為什么使用FPGA？FPGA為什么比GPU的延遲低這么多？
眾所周知，通用處理器（CPU）的摩爾定律已入暮年，而機(jī)器學(xué)習(xí)和 Web 服務(wù)的規(guī)模卻在指數(shù)級增長。...
2024-04-16 標(biāo)簽：處理器FPGA寄存器浮點(diǎn)運(yùn)算GPU芯片 4237
利用ISE與Matlab創(chuàng)建并仿真FPGA設(shè)計(jì)中的ROM IP核
一般都是先創(chuàng)建MIF文件，將圖像中的像素信息用一個(gè)ROM儲存起來，然后調(diào)用ROM里面的地址進(jìn)行處理，相當(dāng)于制作了一個(gè)ROM查找表。...
FPGA的優(yōu)勢及潛在局限性介紹
了解FPGA器件何時(shí)適合實(shí)現(xiàn)所需的系統(tǒng)功能是理解FPGA技術(shù)的關(guān)鍵要素。設(shè)計(jì)團(tuán)隊(duì)明白FPGA技術(shù)并不適用于每一個(gè)設(shè)計(jì)或應(yīng)用程序。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
