可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
FPGA在時(shí)代扮演何種角色？
奉行摩爾定律的歷史，本質(zhì)上已經(jīng)不復(fù)存在了?，F(xiàn)在業(yè)界很流行的講法是Jim Keller提的“domain-specific （領(lǐng)域?qū)Ｓ茫?，即雖然晶體管數(shù)量很難按照定律攀升，但具體應(yīng)用場景，對(duì)性能的渴求依然...
2023-10-23 標(biāo)簽：FPGA芯片數(shù)據(jù)中心AI芯片AI芯片FPGA摩爾定律數(shù)據(jù)中心芯片 972
介紹一種具備RDMA功能的FPGA網(wǎng)卡實(shí)現(xiàn)方案—RNIC
傳統(tǒng)TCP/IP技術(shù)處理數(shù)據(jù)包需通過操作系統(tǒng)和其他軟件層，導(dǎo)致數(shù)據(jù)在系統(tǒng)內(nèi)存、處理器緩存和網(wǎng)絡(luò)控制器緩存間頻繁復(fù)制，增加了服務(wù)器CPU和內(nèi)存的負(fù)擔(dān)，特別是在網(wǎng)絡(luò)帶寬、處理器速度與內(nèi)存...
2023-10-22 標(biāo)簽：FPGA以太網(wǎng)RDMAPCIe接口FPGAPCIe接口RDMATCP通信以太網(wǎng) 8819
什么是數(shù)字中頻？FPGA怎么實(shí)現(xiàn)數(shù)字中頻？
數(shù)字中頻顧名思義，是指一種中間頻率的信號(hào)形式。中頻是相對(duì)于基帶信號(hào)和射頻信號(hào)來講的，中頻可以有一級(jí)或多級(jí)，它是基帶和射頻之間過渡的橋梁。 如圖1所示，中頻部分用數(shù)字方式來實(shí)...
研華嵌入式邊緣運(yùn)算產(chǎn)業(yè)伙伴峰會(huì)圓滿召開
2023年10月19日，研華“嵌入式邊緣運(yùn)算產(chǎn)業(yè)伙伴峰會(huì)”于中國· 深圳舉辦。作為2023研華系列產(chǎn)業(yè)伙伴峰會(huì)的邊緣運(yùn)算專場，本次峰會(huì)以“ 嵌入式邊緣運(yùn)算新趨勢 ?引爆新興產(chǎn)業(yè)應(yīng)用商機(jī) ”為主...
2023-10-20 標(biāo)簽：研華 1065
FPGA零基礎(chǔ)之Vivado-超聲波驅(qū)動(dòng)設(shè)計(jì)
聲音是我們?nèi)粘Ｉ钪胁豢扇鄙俚囊环N信號(hào)，在傳遞信息的同時(shí)，也在生活中的各個(gè)領(lǐng)域有較多的應(yīng)用。...
2023-10-18 標(biāo)簽：驅(qū)動(dòng)器FPGA設(shè)計(jì)接收器超聲波Vivado 1791
FPGA中的晶振大小多少比較合適？為什么會(huì)用到兩個(gè)晶振？
FPGA中的晶振大小多少比較合適？為什么會(huì)用到兩個(gè)晶振 FPGA (Field-Programmable Gate Array) 是一種可編程邏輯芯片，它可以根據(jù)用戶的需要重編程實(shí)現(xiàn)不同的功能。FPGA 的性能和功能主要由內(nèi)部的晶振...
fpga與dsp通訊怎樣同步時(shí)鐘頻率？dsp和fpga通信如何測試？
fpga與dsp通訊怎樣同步時(shí)鐘頻率？dsp和fpga通信如何測試？ 在FPGA與DSP通訊時(shí)，同步時(shí)鐘頻率非常重要，因?yàn)椴煌脑O(shè)備有不同的時(shí)鐘頻率，如果兩者的時(shí)鐘頻率不同步，會(huì)導(dǎo)致通訊數(shù)據(jù)的錯(cuò)誤或...
fpga跨時(shí)鐘域通信時(shí)，慢時(shí)鐘如何讀取快時(shí)鐘發(fā)送過來的數(shù)據(jù)？
fpga跨時(shí)鐘域通信時(shí)，慢時(shí)鐘如何讀取快時(shí)鐘發(fā)送過來的數(shù)據(jù)？ 在FPGA設(shè)計(jì)中，通常需要跨時(shí)鐘域進(jìn)行數(shù)據(jù)通信。跨時(shí)鐘域通信就是在不同的時(shí)鐘域之間傳輸數(shù)據(jù)。 當(dāng)從一個(gè)時(shí)鐘域傳輸數(shù)據(jù)到另...
2023-10-18 標(biāo)簽：FPGA設(shè)計(jì)fifofifoFPGA設(shè)計(jì)緩存器 2167
基于VHDL語言用FPGA制作SPI-ASI接口轉(zhuǎn)換器
本文在分析ASI發(fā)送系統(tǒng)機(jī)理的基礎(chǔ)之上，提出一種使用FPGA完成ASI發(fā)送系統(tǒng)的實(shí)現(xiàn)方案，并使用VHDL語言在Altara的FPGA上實(shí)現(xiàn)了硬件電路。 1 引言 在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的...
2023-10-18 標(biāo)簽：FPGASPIvhdlASIFPGASPIvhdl接口轉(zhuǎn)換器 3993
三分鐘快速實(shí)現(xiàn)三菱系列PLC遠(yuǎn)程監(jiān)控
前言：MQTT是一個(gè)基于客戶端-服務(wù)器的消息發(fā)布/訂閱傳輸協(xié)議。MQTT協(xié)議的特點(diǎn)是輕量、簡單、開放和易于實(shí)現(xiàn)的，同時(shí)，三菱PLC廣泛應(yīng)于工業(yè)控制領(lǐng)域，是一款性能高、穩(wěn)定性強(qiáng)的PLC設(shè)備。 此...
2023-10-17 標(biāo)簽：plc物聯(lián)網(wǎng)遠(yuǎn)程監(jiān)控網(wǎng)關(guān)MQTT 3742
一種概念驗(yàn)證傳感器有望開創(chuàng)毫米波雷達(dá)的新時(shí)代
毫米波雷達(dá)通過向目標(biāo)發(fā)送快速傳播的電磁波，再由反射回來的電磁波分析目標(biāo)物體的運(yùn)動(dòng)、位置和速度。毫米波的優(yōu)勢在于對(duì)微小運(yùn)動(dòng)的天然靈敏度，以及聚焦并感知微觀物體數(shù)據(jù)的能力。...
FPGA數(shù)字信號(hào)處理-FIR濾波器及AM解調(diào)
AM解調(diào)中一般的方式是進(jìn)行全波整流或者半波整流，然后經(jīng)過一個(gè)低通濾波器即可。...
2023-10-17 標(biāo)簽：FPGA低通濾波器數(shù)字信號(hào)處理fir濾波器fir濾波器FPGA低通濾波器半波整流數(shù)字信號(hào)處理 2830
FPGA數(shù)字信號(hào)處理-AM調(diào)制的實(shí)現(xiàn)
看到這個(gè)式子，首先肯定要產(chǎn)生兩個(gè)頻率不同的余弦波cos(w0t)，cos（wct）。立馬想到調(diào)用系統(tǒng)自帶的DDS IP核來實(shí)現(xiàn)，這是最簡單的方法。...
2023-10-17 標(biāo)簽：FPGA數(shù)字信號(hào)處理DDS乘法器AM調(diào)制DDSFPGA乘法器數(shù)字信號(hào)處理 2851
FPGA IP核開發(fā)流程概要
開發(fā)和驗(yàn)證 FPGA IP 不僅僅是編寫 HDL，而是需要更多的思考。讓我們來看看如何做吧！...
PLC學(xué)習(xí)的基本指令類
一 基本指令類 1、啟保停：I0.0接通、I0.1斷開Q0.0輸出，I0.1接通時(shí)，Q0.0關(guān)斷輸出，即I0.0為啟動(dòng)按鈕、I0.1為停止按鈕、Q0.0為輸出； ? 2、正反轉(zhuǎn)控制：有一正轉(zhuǎn)啟動(dòng)按鈕I0.0，一反轉(zhuǎn)啟動(dòng)按鈕I0....
2023-10-16 標(biāo)簽：plc 12600
FPGA數(shù)字電路時(shí)序分析案例
當(dāng)觸發(fā)器或寄存器在時(shí)鐘上升沿到達(dá)時(shí)將D的值賦給Q，這個(gè)過程稱之為采樣（sampling）。當(dāng)時(shí)鐘上升沿時(shí)，如果D是0或者1的穩(wěn)定狀態(tài)，那么Q也會(huì)輸出一個(gè)穩(wěn)定的對(duì)應(yīng)值。...
2023-10-16 標(biāo)簽：寄存器數(shù)字電路觸發(fā)器時(shí)序分析寄存器數(shù)字電路時(shí)序分析時(shí)序邏輯電路觸發(fā)器 2419
基于FPGA的紅外遙控接收器模塊數(shù)據(jù)傳輸
紅外遙控接收器模塊，非常簡單，也是由GND，VCC和數(shù)據(jù)三個(gè)引腳組成，通過杜邦線可以直接連接在FPGA的IO口上，產(chǎn)品細(xì)節(jié)如下...
2023-10-15 標(biāo)簽：FPGAFPGA紅外接收器紅外遙控遙控信號(hào)源 1646
如何在FPGA設(shè)計(jì)環(huán)境中加入時(shí)序約束？
在給FPGA做邏輯綜合和布局布線時(shí)，需要在工具中設(shè)定時(shí)序的約束。通常，在FPGA設(shè)計(jì)工具中都FPGA中包含有4種路徑：從輸入端口到寄存器，從寄存器到寄存器，從寄存器到輸出，從輸入到輸出的...
2023-10-12 標(biāo)簽：FPGAFPGA設(shè)計(jì)時(shí)鐘時(shí)序約束 2417
基于FPGA原型設(shè)計(jì)的SoC開發(fā)
所有形式的原型都為驗(yàn)證硬件設(shè)計(jì)和驗(yàn)證軟件提供了強(qiáng)大的方法，模型或多或少地模仿了目標(biāo)環(huán)境。基于FPGA的原型設(shè)計(jì)在項(xiàng)目的關(guān)鍵后期階段尤其有益。用戶有幾個(gè)原型設(shè)計(jì)選項(xiàng)根據(jù)他們的主...
2023-10-11 標(biāo)簽：FPGAasicsoc芯片設(shè)計(jì)eda 1917
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
