可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
Python庫中oloredlogs的使用
coloredlogs介紹 coloredlogs是一個(gè)Python庫，它允許開發(fā)人員在控制臺(tái)打印彩色日志。這個(gè)庫的主要優(yōu)點(diǎn)是它可以很容易地改變?nèi)罩鞠⒌念伾瑥亩谷罩靖子陂喿x和理解。這對(duì)于長時(shí)間運(yùn)行的應(yīng)...
python中如何繪制直方圖和點(diǎn)線圖
繪制直方圖 直方圖通常適用于可視單個(gè)數(shù)據(jù)的分布情況，不過也可用用于比較兩個(gè)或者更多變量的變化 import seaborn import matplotlib.pyplot as pltmonths = [ 'Jan' , 'Feb' , 'Mar' , 'Apr' , 'May' , 'Jun' ]sales = [ ...
2023-10-07 標(biāo)簽：數(shù)據(jù)pythonpython圖表數(shù)據(jù) 1758
如何用seabron生成柱狀圖和散點(diǎn)圖
生成柱狀圖 柱狀圖是我們經(jīng)常會(huì)見到的數(shù)據(jù)圖表，每個(gè)柱狀都表示一組數(shù)據(jù) import seaborn import matplotlib.pyplot as pltmonths = [ 'Jan' , 'Feb' , 'Mar' , 'Apr' , 'May' , 'Jun' ]sales = [ 100 , 200 , 150 , 400 , 300 , 350 ]p...
python中matplotlib和seaborn介紹
Python作為當(dāng)前流行開發(fā)語言，不僅可以用于web網(wǎng)站的開發(fā)、自動(dòng)化框架的設(shè)計(jì)等，也可用于到大數(shù)據(jù)領(lǐng)域，在大數(shù)據(jù)領(lǐng)域方面，我們不僅需要獲取到大量的數(shù)據(jù)，并且還要將這些數(shù)據(jù)進(jìn)行整合便...
CSON使用實(shí)例：定義數(shù)據(jù)模型
CSON使用實(shí)例 聲明結(jié)構(gòu)體： /** 項(xiàng)目結(jié)構(gòu)體 */ struct project{ int id ; char *name;}; /** 倉庫結(jié)構(gòu)體 */ struct hub{ int id ; char *user; struct project *cson;}; 定義數(shù)據(jù)模型： 對(duì)每一個(gè)需要使用cson的結(jié)構(gòu)體，都需要定...
2023-10-07 標(biāo)簽：數(shù)據(jù)C語言模型C語言數(shù)據(jù)模型結(jié)構(gòu)體 3058
快來看看用FPGA做的開源示波器（二）
ScopeFun是一款經(jīng)濟(jì)實(shí)惠、開源、一體化的儀器平臺(tái)。...
2023-10-07 標(biāo)簽：FPGA示波器FPGAUSB接口任意波形發(fā)生器示波器頻譜分析儀 1650
如何用C語言進(jìn)行json的序列化和反序列化
json是目前最為流行的文本數(shù)據(jù)傳輸格式，特別是在網(wǎng)絡(luò)通信上廣泛應(yīng)用，隨著物聯(lián)網(wǎng)的興起，在嵌入式設(shè)備上，也需要開始使用json進(jìn)行數(shù)據(jù)傳輸，那么，如何快速簡潔地用C語言進(jìn)行json的序列...
2023-10-07 標(biāo)簽：數(shù)據(jù)C語言模型C語言JSON數(shù)據(jù)模型 2658
FPGA的基本組成和設(shè)計(jì)流程
FPGA（Field Programmable Gate Array）是一種可編程邏輯器件，它是由大量的可編程邏輯單元（查找表、觸發(fā)器等）和可編程互連資源組成的。FPGA的靈活性和可重構(gòu)性使其在數(shù)字系統(tǒng)設(shè)計(jì)中得到了廣泛...
如何FPGA內(nèi)部的RAM進(jìn)行讀改寫操作
存儲(chǔ)器是FPGA設(shè)計(jì)中的常用單元，對(duì)存儲(chǔ)器的操作，最基礎(chǔ)的就是讀寫操作，還有一種就是讀改寫操作，即先讀出存儲(chǔ)器中的數(shù)據(jù)，對(duì)其進(jìn)行修改后，再寫入存儲(chǔ)器。這樣的操作其實(shí)在大多數(shù)情...
2023-09-28 標(biāo)簽：FPGAFPGA設(shè)計(jì)存儲(chǔ)器RAM 3836
做好FPGA設(shè)計(jì)需要掌握哪些知識(shí)
成為一名說得過去的FPGA設(shè)計(jì)者，需要練好5項(xiàng)基本功：仿真、綜合、時(shí)序分析、調(diào)試、驗(yàn)證。...
2023-09-28 標(biāo)簽：FPGAFPGA設(shè)計(jì)仿真時(shí)序分析 1459
如何使用Python讀取寫入Word文件
01 準(zhǔn)備 Python 是一種通用編程語言，也可以用于處理 Microsoft Word 文件。在本文中，我將向你介紹如何使用 Python 和 python-docx 庫讀取、寫入和操作 Word 文件。 1、安裝 pip install python-docx 02 讀寫 1、...
Python函數(shù)作為返回值
函數(shù)作為返回值 函數(shù)除了作為代碼塊，作為接收參數(shù)，還可以把函數(shù)作為結(jié)果返回。 例子： 可變參數(shù)的求和： 通常 def calc_sum ( *args ): ax = 0 for n in args: ax = ax + n return ax 如果，不需要立即求和...
Python的函數(shù)式編程介紹
函數(shù) 回顧一下函數(shù)，函數(shù)就是把固定的邏輯放在一起，方便我們下次使用，不用寫重復(fù)的代碼，提升代碼的復(fù)用性以及可讀性；一個(gè)好的函數(shù)，可以只通過函數(shù)名就可以看懂這個(gè)過程要做什么...
如何用Python for循環(huán)實(shí)現(xiàn)兩輛汽車相向而行
要實(shí)現(xiàn)汽車跑動(dòng)，首先我們要加載一張城市道路圖作為背景圖，然后就要把海龜?shù)膱D形變?yōu)槠嚨哪?，最后?shí)現(xiàn)兩輛汽車相向而行的效果。 首先，加載背景圖片： turtle .bgpic (picname=None) turt...
變長數(shù)據(jù)包數(shù)據(jù)結(jié)構(gòu)定義
變長數(shù)據(jù)包 定長數(shù)組使用方便, 但是卻浪費(fèi)空間, 指針形式只多使用了一個(gè)指針的空間, 不會(huì)造成大量空間分浪費(fèi), 但是使用起來需要多次分配, 多次釋放, 那么有沒有一種實(shí)現(xiàn)方式能夠既不浪費(fèi)...
2023-09-27 標(biāo)簽：C語言數(shù)據(jù)結(jié)構(gòu)C語言數(shù)據(jù)包數(shù)據(jù)結(jié)構(gòu) 1376
零長數(shù)組如何使用定長包定義數(shù)據(jù)緩沖區(qū)
零長數(shù)組 請(qǐng)先思考以下問題： C語言中，數(shù)組長度是否可以為0？ 如果要接收一個(gè)不定長數(shù)據(jù)包，你會(huì)如何定義數(shù)據(jù)緩沖區(qū)？ 第一個(gè)問題 ： 在標(biāo)準(zhǔn)C語言中，沒有長度為0的數(shù)組，但在 GNU C語言...
2023-09-27 標(biāo)簽：數(shù)據(jù)C語言數(shù)據(jù)結(jié)構(gòu)數(shù)組 1431
基于FPGA的呼吸燈設(shè)計(jì)
呼吸燈主要是利用PWM的方式，在固定的頻率下，通過調(diào)整占空比的方式來控制LED燈的亮度的變化，從而實(shí)現(xiàn)由暗漸亮再由亮漸暗的過程。...
2023-09-27 標(biāo)簽：FPGAled燈PWM計(jì)數(shù)器呼吸燈 3496
什么是CXL技術(shù)？CXL的三種模式、類型、應(yīng)用
更快的數(shù)據(jù)傳輸速度：CXL技術(shù)可以實(shí)現(xiàn)高達(dá)25GB/s的數(shù)據(jù)傳輸速度，比目前常用的PCIe 4.0技術(shù)還要快。這意味著在數(shù)據(jù)中心等高性能應(yīng)用場(chǎng)景下，可以更快地進(jìn)行數(shù)據(jù)處理和傳輸。 更低的延遲：...
2023-09-27 標(biāo)簽：FPGAcpugpu數(shù)據(jù)中心人工智能 7661
如何脫離Vivado建立單獨(dú)仿真環(huán)境軟件呢？
FPGA項(xiàng)目開發(fā)的過程中，需要完成設(shè)計(jì)代碼開發(fā)、驗(yàn)證環(huán)境搭建、仿真分析、板級(jí)驗(yàn)證等操作，在這個(gè)過程中，許多操作雖然必不可少但是步驟是重復(fù)的。...
2023-09-27 標(biāo)簽：FPGAFPGA設(shè)計(jì)仿真仿真器RTLGUIpythonVivado 2640
GPGPU和NPU技術(shù)路線對(duì)比
FPGA是一種半定制芯片，對(duì)芯片硬件層可以靈活編譯。但是缺點(diǎn)也比較明顯，當(dāng)處理的任務(wù)重復(fù)性不強(qiáng)、邏輯較為復(fù)雜時(shí)，F(xiàn)PGA效率就會(huì)比較差。...
2023-09-26 標(biāo)簽：FPGA神經(jīng)網(wǎng)絡(luò)NVIDIAChatGPTChatGPTFPGAGPGPUNVIDIA神經(jīng)網(wǎng)絡(luò) 7374
利用 FPGA 快速路徑構(gòu)建高性能、高能效邊緣 AI 應(yīng)用
作者：Stephen Evanczuk 對(duì)于希望在邊緣的推理處理器上實(shí)施人工智能 （AI）算法的設(shè)計(jì)人員來說，他們正不斷面臨著降低功耗并縮短開發(fā)時(shí)間的壓力，即使在處理需求不斷增加的情況下也是如此。...
2023-10-03 標(biāo)簽：FPGA嵌入式物聯(lián)網(wǎng)AI 2605
FPGA浮點(diǎn)IP內(nèi)核究竟有哪些優(yōu)勢(shì)呢？
最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源，大大簡化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且，與數(shù)字信號(hào)處理器不同...
2023-09-25 標(biāo)簽：dspFPGA設(shè)計(jì)乘法器數(shù)字信號(hào)處理器dspFPGA設(shè)計(jì)MATLAB仿真乘法器數(shù)字信號(hào)處理器 1812
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
