可編程邏輯
提供權威的PLD及可編程邏輯器件設計應用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領域。
原理圖都包含哪些信息？我們該如何看懂原理圖呢？
你可能會說，開發(fā)板都有用戶手冊，看用戶手冊就可以。然而，我要告訴你，用戶手冊也是基于原理圖整理出來的，難免出現(xiàn)人為錯誤。...
2023-09-17 標簽：低通濾波器FPGA芯片FPGA芯片PWM信號SRAM存儲器低通濾波器電壓轉(zhuǎn)換器 12475
FPGA的引腳是如何命名的？引腳是如何分布的？
FPGA的引腳排布在芯片背面，以EGO1板載芯片XC7A35T-1CSG324C 為例，下圖中每個小格代表一個引腳，共有18行18列，共324個引腳。...
基于AI微控制器的CNN的硬件轉(zhuǎn)換
MAX78000是一款具有超低功耗CNN加速器的AI微控制器，這是一種先進的片上系統(tǒng)。它支持超低功耗的神經(jīng)網(wǎng)絡，適用于資源受限的邊緣設備或物聯(lián)網(wǎng)應用。此類應用包括對象檢測和分類、音頻處理...
2023-09-29 標簽：微控制器FPGA神經(jīng)網(wǎng)絡AIcnn 2135
labview是用來干嘛的 labview的優(yōu)勢與缺點
LabVIEW使用圖形化的編程語言進行開發(fā)，稱為G語言（G Programming Language）。與傳統(tǒng)的文本編程語言相比，開發(fā)人員可以通過拖拽和連接各種圖形化的功能模塊來建立程序結構，而不需要手動編寫代...
2023-09-15 標簽：plcLabVIEW編程語言數(shù)據(jù)處理G語言LabVIEWplc數(shù)據(jù)處理編程語言 14507
等效時間采樣原理及基于FPGA的實現(xiàn)
經(jīng)常涉及對寬帶模擬信號進行數(shù)據(jù)采集和存儲，以便計算機進一步進行數(shù)據(jù)處理。為了對高速模擬信號進行不失真采集，根據(jù)奈奎斯特定理， 采樣頻率必須為信號頻率的2 倍以上，但在電阻抗多...
2023-09-15 標簽：FPGAadc數(shù)據(jù)采集fifoadcADCfifoFPGA數(shù)據(jù)采集等效時間采樣 4106
什么是序列化 為什么要序列化
什么是序列化？ “序列化”（Serialization ）的意思是將一個對象轉(zhuǎn)化為字節(jié)流。 這里說的對象可以理解為“面向?qū)ο蟆崩锏哪莻€對象，具體的就是存儲在內(nèi)存中的對象數(shù)據(jù)。 與之相反的過程是...
2023-09-14 標簽：數(shù)據(jù)編程語言ROS 4160
什么是FPGA？FPGA現(xiàn)場可編程門陣列的綜合指南
現(xiàn)場可編程門陣列 (FPGA) 是可以在制造后進行編程和重新編程以實現(xiàn)數(shù)字邏輯功能的半導體器件。...
2023-09-14 標簽：鎖相環(huán)VHDL語言觸發(fā)器FPGA器件數(shù)字信號處理器 2214
如何使用FSME來定制狀態(tài)機
定制狀態(tài)機 目前得到的狀態(tài)機已經(jīng)能夠響應來自外部的各種事件，并適當?shù)卣{(diào)整自己當前所處的狀態(tài)，也就是說已經(jīng)實現(xiàn)了狀態(tài)機引擎的功能，接下來要做的就是根據(jù)應用的具體需求來進行定...
狀態(tài)機自動生成工具FSME
為實用的軟件系統(tǒng)編寫狀態(tài)機并不是一件十分輕松的事情，特別是當狀態(tài)機本身比較復雜的時候尤其如此，許多有過類似經(jīng)歷的程序員往往將其形容為“毫無創(chuàng)意”的過程，因為他們需要將大量...
Git中的最常用命令詳解
Diff 有許多種方法查看兩次提交之間的變動，下面是一些示例。 Commit 提交時，Git用暫存區(qū)域的文件創(chuàng)建一個新的提交，并把此時的節(jié)點設為父節(jié)點。然后把當前分支指向新的提交節(jié)點。下圖中...
復位電路基礎知識：同步復位電路和異步復位電路
復位信號在數(shù)字電路里面的重要性僅次于時鐘信號。對電路的復位往往是指對觸發(fā)器的復位，也就是說電路的復位中的這個“電路”，往往是指觸發(fā)器，這是需要注意的。...
Python導入包操作和本質(zhì)
導入包操作和本質(zhì) 常見方式如下： import a.aa.module_AA : 按模塊路徑導入 在使用時，必須加完整名稱來引用. 比如： a.aa.module_AA.fun_AA() from a.aa import module_AA : 按包路徑導入模塊 在使用時，直接可以...
如何用Python來實現(xiàn)圖像壓縮
壓縮圖像 壓縮圖像的本質(zhì)就是減少圖像的大小和質(zhì)量，從而減少圖像占用的空間和帶寬。我們可以通過以下幾種方式來壓縮圖像： 改變圖像的大?。和ㄟ^resize方法，我們可以將圖像的寬度和高...
編輯推薦廠商產(chǎn)品技術軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術 | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
