可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
以FPGA為核心控制單元的空間相機(jī)通信系統(tǒng)的設(shè)計(jì)詳解
在空間相機(jī)數(shù)據(jù)采集應(yīng)用中，為了滿足電路板體積重量以及可擴(kuò)展性的要求，利用FPGA作為主控芯片，控制相機(jī)進(jìn)行數(shù)據(jù)采集和傳輸。在數(shù)據(jù)通信系統(tǒng)中，F(xiàn)PGA替代了傳統(tǒng)的單片機(jī)作為CAN總線的主...
2018-07-19 標(biāo)簽：FPGA通信系統(tǒng) 1368
基于FPGA的應(yīng)用于一體化攝像機(jī)的灰度差分自動(dòng)聚焦算法設(shè)計(jì)
自動(dòng)聚焦是一體化攝像機(jī)研究的關(guān)鍵技術(shù)之一，本文介紹了一體化攝像機(jī)光學(xué)鏡頭中變倍電機(jī)和聚焦電機(jī)的控制原理，實(shí)現(xiàn)了步進(jìn)電機(jī)初始位置檢測(cè)、變焦曲線的跟蹤，為了適應(yīng)不同物距變倍...
以FPGA為基礎(chǔ)的激光陀螺信號(hào)解調(diào)系統(tǒng)設(shè)計(jì)過(guò)程詳解
利用FPGA的高度并行性和對(duì)時(shí)延的準(zhǔn)確控制，設(shè)計(jì)對(duì)激光陀螺信號(hào)的高速、精確解調(diào)系統(tǒng)。該系統(tǒng)以XILINX FPGA為硬件核心，通過(guò)巧妙的時(shí)鐘設(shè)計(jì)和高速高階濾波設(shè)計(jì)，很好地實(shí)現(xiàn)了對(duì)陀螺信號(hào)精...
2018-07-17 標(biāo)簽：FPGAFPGA信號(hào)解調(diào) 3441
關(guān)于賽靈思高層次綜合工具加速FPGA設(shè)計(jì)的介紹和分享
Vivado HLS配合C語(yǔ)言等高級(jí)語(yǔ)言能幫助您在FPGA上快速實(shí)現(xiàn)算法。 高層次綜合（HLS）是指自動(dòng)綜合最初用C、C++或SystemC語(yǔ)言描述的數(shù)字設(shè)計(jì)。工程師之所以對(duì)高層次綜合如此感興趣，不僅是因?yàn)樗?..
2019-10-06 標(biāo)簽：FPGA設(shè)計(jì)觸發(fā)器數(shù)據(jù)流 1968
以DSP和FPGA協(xié)同技術(shù)設(shè)計(jì)實(shí)現(xiàn)的高性能視頻編碼器視頻采集設(shè)計(jì)
采用DSP 和FPGA 協(xié)同技術(shù)設(shè)計(jì)實(shí)現(xiàn)了一個(gè)高性能的MPEG24 視頻編碼器。FPGA 模塊完成視頻采集、YUV 分離、數(shù)據(jù)I/ O 等功能，而使用DSP 專一進(jìn)行視頻壓縮編碼。針對(duì)DSP 片內(nèi)資源特點(diǎn)設(shè)計(jì)了片內(nèi)存儲(chǔ)器...
基于FPGA的幀內(nèi)預(yù)測(cè)編碼器硬件架構(gòu)設(shè)計(jì)詳解
針對(duì)幀內(nèi)預(yù)測(cè)的快速算法，由于DSP 架構(gòu)軟件順序執(zhí)行的局限性難以滿足實(shí)時(shí)性要求，而FPGA 以其高速的計(jì)算速度和強(qiáng)大的并行處理能力成為H.264 和AVS 編解碼的理想平臺(tái)。本文在FPGA 平臺(tái)上采用...
基于Xilinx公司硬IP核的方法實(shí)現(xiàn)PCI Express總線接口及數(shù)據(jù)的傳輸設(shè)計(jì)
現(xiàn)代測(cè)控系統(tǒng)和通信領(lǐng)域?qū)?shù)據(jù)傳輸速率的要求越來(lái)越高。相比PC 中其他技術(shù)的發(fā)展，總線技術(shù)的發(fā)展顯得相對(duì)緩慢，總線性能已經(jīng)成為制約系統(tǒng)性能發(fā)揮的瓶頸。傳統(tǒng)的ISA， EISA 總線等已無(wú)...
基于Xilinx System Generator設(shè)計(jì)平臺(tái)快速構(gòu)建PID算法以及完成硬件實(shí)現(xiàn)過(guò)程詳解
Xilinx System Generator 是專門為數(shù)字信號(hào)算法處理而推出的模型化設(shè)計(jì)平臺(tái)，可以快速、簡(jiǎn)單地將DSP系統(tǒng)的抽象算法轉(zhuǎn)換成可綜合的、可靠的硬件系統(tǒng)，彌補(bǔ)了大部分對(duì)C語(yǔ)言以及Matlab工具很熟悉的...
利用FPGA進(jìn)行基于動(dòng)態(tài)比特自校正技術(shù)的高速數(shù)據(jù)無(wú)差錯(cuò)傳輸設(shè)計(jì)
在Virtex-5系列的FPGA中包含了一些高級(jí)的數(shù)據(jù)傳輸和處理資源，如雙倍數(shù)據(jù)速率（DDR）操作、可編程輸入延遲（IDELAY）以及數(shù)據(jù)串行器/解串器（SERDES）。在FPGA資源應(yīng)用中，中北大學(xué)電子測(cè)試技術(shù)...
2018-07-17 標(biāo)簽：FPGA 2136
基于FPGA+PCI數(shù)據(jù)采集存儲(chǔ)硬件設(shè)計(jì)方案詳解
針對(duì)雙天線干涉SAR 基線測(cè)量系統(tǒng)數(shù)據(jù)量大、實(shí)時(shí)性要求高和體積小的特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA + PCI 的實(shí)時(shí)數(shù)據(jù)采集存儲(chǔ)系統(tǒng)。 系統(tǒng)基于PCI 總線技術(shù)，采用FPGA 和大容量SDRAM 對(duì)采集數(shù)據(jù)...
2018-07-18 標(biāo)簽：FPGA數(shù)據(jù)采集PCI 3181
關(guān)于FPGA設(shè)計(jì)中使用CORDIC算法的教程分享
雖然CORDIC 是實(shí)現(xiàn) DSP 和數(shù)學(xué)函數(shù)最重要的算法之一，但許多設(shè)計(jì)人員并不熟悉。 作者：Adam P. Taylor 首席工程師 阿斯特里姆公司 (EADS Astrium) aptaylor@theiet.org 大多數(shù)工程師在碰到需要在 FPGA 中實(shí)現(xiàn)...
2019-10-06 標(biāo)簽：FPGA設(shè)計(jì)計(jì)算機(jī)函數(shù) 2541
LTE系統(tǒng)中解調(diào)與解擾在FPGA中的實(shí)現(xiàn)設(shè)計(jì)詳解
LTE系統(tǒng)將最大系統(tǒng)帶寬從5 MHz擴(kuò)展到20 MHz，能夠在20 MHz帶寬內(nèi)實(shí)現(xiàn)50 Mb/s上行瞬間峰值速率和100 Mb/s下行瞬間峰值速率 。...
在FPGA或其它可編程器件內(nèi)開發(fā)數(shù)學(xué)函數(shù)所使用的規(guī)則與方法詳解
基于FPGA 的解決方案具有眾多優(yōu)勢(shì)，其中之一就是能夠針對(duì)眼前的問(wèn)題采用最佳的方式來(lái)進(jìn)行數(shù)學(xué)算法。例如，如果響應(yīng)時(shí)間至關(guān)重要，我們就簡(jiǎn)化數(shù)學(xué)運(yùn)算步驟。如果注重運(yùn)算結(jié)果的精度，我...
2018-07-17 標(biāo)簽：FPGA 920
基于BFM測(cè)試和調(diào)試的Zynq SoC設(shè)計(jì)步驟及架構(gòu)詳解
AXI 總線功能建?？珊?jiǎn)化Zynq-7000 All Programmable SoC 組件及子系統(tǒng)的驗(yàn)證工作。本文以賽靈思工具鏈為基礎(chǔ)，通過(guò)逐步指導(dǎo)實(shí)例，詳細(xì)介紹了該驗(yàn)證方法。...
使用賽靈思的功耗估計(jì)器和分析器工具協(xié)助功耗優(yōu)化的步驟有哪些？
FPGA與眾多其它類型組件的不同之處在于，其核心電壓、輔助電壓和I/O電壓電源需求取決于設(shè)計(jì)實(shí)現(xiàn)。因此，確定應(yīng)用中FPGA的功耗比數(shù)據(jù)手冊(cè)描述的情況更復(fù)雜一點(diǎn)，要實(shí)現(xiàn)正確的電源架構(gòu)因此...
基于FPGA的Flash控制器和JTAG接口模塊的設(shè)計(jì)
本文選用大容量NOR Flash存儲(chǔ)器來(lái)存儲(chǔ)配置碼流，并利用JTAG接口完成配置碼流下載的FPGA多配置解決方案。與System ACE方案相比，該方案不僅能快速完成多個(gè)配置碼流的下載，還具有更高的配置速度...
一種基于Mailbox核間機(jī)制的多核處理系統(tǒng)
基于FPGA的嵌入式應(yīng)用在近幾年來(lái)作為一個(gè)比較新穎的課題，本文在研究各種核間通信機(jī)制的基礎(chǔ)上，提出了一種基于Mailbox核間機(jī)制的多核處理系統(tǒng)，在該系統(tǒng)中集成了Xilinx的軟核處理器Microb...
2017-11-22 標(biāo)簽：FPGA 13473
基于FPGA的嵌入式視覺(jué)的應(yīng)用
BDTI 和賽靈思對(duì)設(shè)計(jì)進(jìn)行了分區(qū)，其中FPGA架構(gòu)負(fù)責(zé)處理數(shù)字信號(hào)處理密集型運(yùn)算，而CPU則負(fù)責(zé)處理復(fù)雜的控制和預(yù)測(cè)算法。在這個(gè)探索性實(shí)現(xiàn)方案中，CPU電路板通過(guò)以太網(wǎng)接口連接到 FPGA 開發(fā)板...
基于FPGA的教學(xué)機(jī)器人的平臺(tái)的設(shè)計(jì)
賽靈思Spartan FPGA為強(qiáng)大的教學(xué)工具奠定基礎(chǔ)。這種教學(xué)工具能夠根據(jù)學(xué)生的需要自我改造。可能沒(méi)有比機(jī)器人更能吸引初中生及高中生對(duì)科學(xué)技術(shù)感興趣的教學(xué)設(shè)備了。對(duì)初中生和高中生來(lái)說(shuō)，...
基于FPGA的多端DRI電源逆變器的控制算法的實(shí)現(xiàn)
開發(fā)出的多端DRI具有獨(dú)特的靈活性，相比目前可用的逆變器擁有更高的可靠性、更高的效率和更低的成本等眾多優(yōu)勢(shì)。該DRI 配備多個(gè)AC和DC 端子，能夠?qū)㈦娫绰酚傻诫娋W(wǎng)、微型電網(wǎng)、DC 能源存儲(chǔ)...
基于FPGA的智能高速交易平臺(tái)的實(shí)現(xiàn)
自電子交易問(wèn)世以來(lái)，對(duì)速度的追逐無(wú)止境，時(shí)刻要求搭建速度最快、最智能的交易平臺(tái)。智能和高速就意味著金錢。能夠率先發(fā)現(xiàn)交易機(jī)會(huì)并在其上完成交易的交易平臺(tái)將占上風(fēng)。響應(yīng)時(shí)間已...
用純硬件解決方案加速部分重配置進(jìn)程
對(duì)視頻等時(shí)序關(guān)鍵型應(yīng)用，采用純硬件解決方案可提升賽靈思 FPGA 的運(yùn)行能力。我們采一款基于小型狀態(tài)機(jī)的純硬件解決方案，并采用內(nèi)部配置訪問(wèn)端口 (ICAP)接口加載比特流。這種方法具有多...
FPGA的理想的復(fù)位方法和技巧
在FPGA設(shè)計(jì)中，復(fù)位起到的是同步信號(hào)的作用，能夠?qū)⑺械拇鎯?chǔ)元件設(shè)置成已知狀態(tài)。在數(shù)字電路設(shè)計(jì)中，設(shè)計(jì)人員一般把全局復(fù)位作為一個(gè)外部引腳來(lái)實(shí)現(xiàn)，在加電的時(shí)候初始化設(shè)計(jì)。全局...
基于FPGA可編程振蕩器增強(qiáng)
當(dāng)今復(fù)雜的 FPGA 含有眾多用于實(shí)現(xiàn)各種電路與系統(tǒng)的功能塊，諸如邏輯陣列、存儲(chǔ)器、DSP 模塊、處理器、用于時(shí)序生成的鎖相環(huán) (PLL) 和延遲鎖定環(huán) (DLL)、標(biāo)準(zhǔn) I/O、高速數(shù)字收發(fā)器以及并行接口...
基于FPGA的嵌入式處理器的浮點(diǎn)系統(tǒng)
浮點(diǎn)算法不遵循整數(shù)算法規(guī)則，但利用 FPGA 或者基于 FPGA 的嵌入式處理器不難設(shè)計(jì)出精確的浮點(diǎn)系統(tǒng)。工程人員一看到浮點(diǎn)運(yùn)算就會(huì)頭疼，因?yàn)楦↑c(diǎn)運(yùn)算用軟件實(shí)現(xiàn)速度慢，用硬件實(shí)現(xiàn)則占用資...
基于Xilinx Zynq SoC的解決方案
在移動(dòng)互聯(lián)、智能終端的高速發(fā)展和普及下，網(wǎng)絡(luò)熱點(diǎn)和盲點(diǎn)急需靈活的方案來(lái)完善覆蓋。由于基站選址和工程施工難度越來(lái)越大，施工成本越來(lái)越高，基站設(shè)備的集成化、小型化、低功耗、低...
基于Zynq SoC的視頻流處理系統(tǒng)的應(yīng)用
微型H.264核結(jié)合賽靈思Zynq SoC在小型快速的視頻流處理系統(tǒng)的應(yīng)用。ASSP架構(gòu)不靈活，而基于FPGA和微處理器組合的系統(tǒng)雖然尺寸大但較為靈活，一直以來(lái)設(shè)計(jì)人員為創(chuàng)建PCB占位面積小的基于IP的流...
FPGA開發(fā)板使用和配置方式
本節(jié)旨在通過(guò)給定的工程實(shí)例“按鍵開關(guān)控制LED”來(lái)熟悉Xilinx ISE軟件的基本操作、設(shè)計(jì)、編譯及仿真流程。同時(shí)使用基于Xilinx FPGA的開發(fā)板將該實(shí)例進(jìn)行下載、驗(yàn)證及調(diào)試，完成工程設(shè)計(jì)的硬件...
基于FPGA的信號(hào)調(diào)制系統(tǒng)的設(shè)計(jì)
本文設(shè)計(jì)并在FPGA芯片中實(shí)現(xiàn)了數(shù)字音頻廣播系統(tǒng)的信號(hào)調(diào)制系統(tǒng)。信號(hào)調(diào)制系統(tǒng)位于整個(gè)數(shù)字音頻廣播系統(tǒng)基帶信號(hào)處理鏈的末端，是基帶數(shù)字信號(hào)處理的核心系統(tǒng)。根據(jù)Eureka147標(biāo)準(zhǔn)，信號(hào)調(diào)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
