可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
基于FPGA和CCD的導(dǎo)盲系統(tǒng)的設(shè)計和實現(xiàn)
針對國內(nèi)現(xiàn)有電子導(dǎo)盲系統(tǒng)存在掃面范圍小的缺點，提出一種新型導(dǎo)盲設(shè)計方法。該系統(tǒng)以雙目視覺測距技術(shù)為基礎(chǔ)，通過語音轉(zhuǎn)換模塊能夠準(zhǔn)確地提示前方障礙物情況。本文對該設(shè)計的測距基...
基于FPGA的脈搏測量儀的設(shè)計
脈搏信號中包含人體重要的生理病理信息，常作為心血管疾病診斷和治療的依據(jù)。采集到的脈搏信號往往比較微弱，而且伴隨著很多噪聲。因此需要濾波、放大等處理電路進(jìn)行預(yù)處理。脈搏信號...
Floating-Point設(shè)計編碼風(fēng)格與技巧
盡管通常Fixed-Point（定點）比Floating-Point（浮點）算法的FPGA實現(xiàn)要更快，且面積更高效，但往往有時也需要Floating-Point來實現(xiàn)。這是因為Fixed-Point有限的數(shù)據(jù)動態(tài)范圍，需要深入的分析來決定整個...
SDK和ChipScope配合工作
如果使用ZC702單板內(nèi)置的digilent電纜，SDK 14.6 和 ChipScope 14.6配合工作，可能會有問題，ChipScope在SDK 調(diào)試軟件時不能觸發(fā)，“Trigger Imediately”也不能觸發(fā)，trigger setup窗口沒有“waiting for trigger”信...
基于Verilog的PS/2接口控制程序
通過Verilog編程實現(xiàn)在紅色颶風(fēng)II代Xilinx開發(fā)板上面實現(xiàn)對鍵盤、LCD、RS-232等接口或者器件進(jìn)行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機上的超級終端上顯示出來。...
優(yōu)化FPGA功耗的設(shè)計和實現(xiàn)
為設(shè)計尋找“完美”FPGA 的重要性日漸升級，其中功耗已成為主要考慮因素。功耗管理在大部分應(yīng)用中都非常關(guān)鍵。某些標(biāo)準(zhǔn)已為單卡或者單個系統(tǒng)設(shè)定了功耗上限。鑒于此，設(shè)計人員必須在設(shè)...
2017-11-22 標(biāo)簽：FPGA 3970
基于FPGA系統(tǒng)的新一代低噪聲DC/DC轉(zhuǎn)換器降噪設(shè)計
為了提高轉(zhuǎn)換效率，F(xiàn)PGA 系統(tǒng)的設(shè)計人員正在放棄使用線性調(diào)節(jié)器，轉(zhuǎn)而采用開關(guān)式 DC/DC轉(zhuǎn)換器。雖然開關(guān)式DC/DC 轉(zhuǎn)換器可以顯著提高效率，但設(shè)計復(fù)雜性也會相應(yīng)提高，同時還會增加器件數(shù)量...
2018-07-19 標(biāo)簽：FPGA轉(zhuǎn)換器DC/DCFPGA轉(zhuǎn)換器 1473
關(guān)于4路視頻合成系統(tǒng)的FPGA設(shè)計的分析和應(yīng)用
隨著人們越來越注重安全問題，監(jiān)控開始向小型化、家庭化發(fā)展。為了實現(xiàn)全方位多角度監(jiān)控，需要采用多路攝像及多個顯示器來顯示實時信息,同時多路存儲的容量需求比較大。為了在容量有...
2019-10-06 標(biāo)簽：FPGA設(shè)計數(shù)據(jù)處理視頻處理 1696
基于FPGA的DVI接收器設(shè)計與實現(xiàn)
DVI(Digital Video Interface)接口是由數(shù)字顯示工作組在1999年制定的，利用最小變換差分信號TMDS作為基本電氣鏈接信號。圖像源生成的3路紅、綠、藍(lán)信號和控制信號在時鐘的作用下由DVI發(fā)送器進(jìn)行編...
基于FPGA的毛刺問題及解決方法
毛刺現(xiàn)象在FPGA設(shè)計中非常普遍, 而毛刺的出現(xiàn)往往導(dǎo)致系統(tǒng)結(jié)果的錯誤。本文從FPGA的原理結(jié)構(gòu)的角度深入探討了毛刺產(chǎn)生的原因及產(chǎn)生的條件,總結(jié)了多種不同的解決方法,并結(jié)合具體的應(yīng)用對解...
基于FPGA速率匹配算法的實現(xiàn)
LTE(長期演進(jìn))是3.9G的全球標(biāo)準(zhǔn)，采用OFDM和MIMO技術(shù)作為其無線網(wǎng)絡(luò)演進(jìn)的唯一標(biāo)準(zhǔn)，極大地提高了系統(tǒng)的帶寬[1]。而速率匹配是LTE系統(tǒng)中重要的組成部分，因此速率匹配設(shè)計的優(yōu)劣，決定整個系...
對FPGA進(jìn)行測試和調(diào)試有哪些辦法？
FPGA的設(shè)計速度、尺寸和復(fù)雜度明顯增加，使得整個設(shè)計流程中的驗證和調(diào)試成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號有限、FPGA封裝和印刷電路板電氣噪聲，這一切使得設(shè)計調(diào)試和檢驗變...
基于FPGA的指針反饋式低功耗Viterbi譯碼器的性能分析和設(shè)計
隨著現(xiàn)代無線通信系統(tǒng)日益復(fù)雜化的發(fā)展，無線基帶通信系統(tǒng)中各模塊的實際性能、延時、功耗等參數(shù)成為基帶設(shè)計的重要考慮因素。Viterbi譯碼器廣泛應(yīng)用于無線局域網(wǎng)和移動通信系統(tǒng)，并且...
關(guān)于Virtex-7 FPGA的電源需求深度探析
在規(guī)劃電源系統(tǒng)時，設(shè)計人員必須考慮電壓軌、電壓電平以及大電流需求。負(fù)載點轉(zhuǎn)換器將是重要組件。...
2018-07-20 標(biāo)簽：FPGA 3194
通過可編程邏輯來提高器件處理系統(tǒng)的性能
賽靈思 Zynq?- 7000 All Programmable SoC真正的重要優(yōu)勢之一就是能夠通過在可編程邏輯（PL）側(cè)構(gòu)建外設(shè)來提高器件處理系統(tǒng)（PS）側(cè)的性能。最初您可能會認(rèn)為這將是一項比較復(fù)雜的工作，但是，創(chuàng)...
一款基于FPGA的無線電系統(tǒng)教學(xué)平臺
利用賽靈思Spartan-6器件和一些外設(shè)組件輕松為學(xué)生和新手構(gòu)建一款有趣的演示平臺。 我們近期打算北京理工大學(xué)開發(fā)一款數(shù)字設(shè)計教學(xué)平臺，它能展現(xiàn)FPGA在通信和信號處理領(lǐng)域的實際效用。這...
2017-11-22 標(biāo)簽：FPGA 2698
基于FPGA連接的JESD204B高速串行鏈路設(shè)計需要考慮的基本硬件及時序問題詳解
與賽靈思FPGA連接的數(shù)據(jù)轉(zhuǎn)換器正迅速采用全新JESD204B高速串行鏈路。要使用該接口格式及協(xié)議，設(shè)計必須考慮一些基本硬件及時序問題。...
一種高頻高可靠性的信號采樣和相關(guān)處理系統(tǒng)
為同時完成4個Stokes 矢量參數(shù)的相關(guān)測量，反演海面風(fēng)場，提出了新型數(shù)字相關(guān)器的設(shè)計方法。結(jié)合高速數(shù)字相關(guān)器在數(shù)字極化輻射計中的應(yīng)用，介紹了高速數(shù)據(jù)采樣和相關(guān)處理系統(tǒng)。通過兩片...
2017-11-22 標(biāo)簽：FPGAadc08d1500 3356
基于FPGA配置電路的設(shè)計
FPGA配置方式靈活多樣，根據(jù)芯片是否能夠自己主動加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失(斷電不丟數(shù)據(jù))性存儲器中的配置比特流，配置所需的時鐘...
基于FPGA的高速嵌入式通信系統(tǒng)的設(shè)計與實現(xiàn)
針對CPCI架構(gòu)通用信號處理平臺上利用系統(tǒng)自身以太網(wǎng)絡(luò)接口實現(xiàn)數(shù)據(jù)傳輸效率低、擴(kuò)展性差等問題, 提出一種采用高速Link口基于FPGA上硬核PowerPC405 的嵌入式千兆以太網(wǎng)通信實現(xiàn)方案,詳細(xì)說明了...
基于FPGA的反應(yīng)堆控制保護(hù)系統(tǒng)的設(shè)計
在基于現(xiàn)場可編程門陣列(FPGA)的反應(yīng)堆控制保護(hù)系統(tǒng)設(shè)計中，針對各種電子設(shè)備的電磁干擾，通過在硬件設(shè)計中采用信號隔離、消噪、消激和閾值調(diào)節(jié)電路等抗干擾措施，并利用軟件提高抗干擾...
2017-11-22 標(biāo)簽：FPGA 1552
基于FPGA的NoC多核處理器的設(shè)計
為了能夠靈活地驗證和實現(xiàn)自主設(shè)計的基于NoC的多核處理器，縮短NoC多核處理器的設(shè)計周期，提出了設(shè)計集成4片Virtex-6—550T FPGA的NoC多核處理器原型芯片設(shè)計／驗證平臺。分析和評估了NoC多核處...
2017-11-22 標(biāo)簽：FPGAFPGAxc6vlx550t 5481
基于FPGA的視頻圖像處理系統(tǒng)的設(shè)計
通過研究視頻圖像處理和視頻圖像幀格式以及FIF0緩存技術(shù)，提出了基于FPGA的視頻圖像處理系統(tǒng)設(shè)計。該設(shè)計運用幀間差分法、同步FIF0緩存設(shè)計，有效避免了圖像處理系統(tǒng)設(shè)計中亞穩(wěn)態(tài)和異步信...
CPLD無刷直流電機的驅(qū)動設(shè)計及原理分析
直流無刷電動機是由電動機本體、轉(zhuǎn)子位置傳感器和電子開關(guān)電路組成一個閉環(huán)系統(tǒng)。與一般的有刷電機不同，他的定子為電樞繞組，轉(zhuǎn)子采用永磁體。本文介紹的電動機采用了3相Y型聯(lián)結(jié)的全...
基于FPGA的數(shù)字下變頻器的設(shè)計與實現(xiàn)
設(shè)計和實現(xiàn)了基于FPGA的可編程數(shù)字下變頻器（DDC），用于寬帶數(shù)字中頻軟件無線電接收機中，主要完成了數(shù)字下變頻、數(shù)據(jù)抽取等功能。采用自頂向下的模塊化設(shè)計方法，將整個下變頻器劃分...
借助FPGA開發(fā)SoC原型制作平臺（Xilinx的Zynq為例）
對于使用安謀國際(ARM)處理器的系統(tǒng)單芯片(SoC)設(shè)計者而言，在原型制作的階段經(jīng)常會面臨如何整合處理器的問題。本文以賽靈思(Xilinx)的Zynq為例，說明如何應(yīng)用內(nèi)嵌安謀國際核心的現(xiàn)場可編程...
基于FPGA的高速可靠數(shù)據(jù)傳輸系統(tǒng)的實現(xiàn)
在各種不同的場合中，人們需要將大批數(shù)據(jù)從一個設(shè)備無差錯地傳輸?shù)搅硪粋€設(shè)備上。對于設(shè)備間距離較近的場合，可以選擇PCIE（典型距離是15～30cm）或者USB（最長傳輸距離5m）等接口。而對于...
基于MSP430的三線串行接口通信系統(tǒng)
通過研究三線串行接口的構(gòu)成原理，設(shè)計了一種基于MSP430單片機和FPGA的三線串行接口測試儀。該測試儀利用MSP430單片機來控制三線傳輸功能，由FPGA產(chǎn)生三線傳輸時序，由相應(yīng)的上位機軟件來測...
基于細(xì)節(jié)增強和動態(tài)壓縮算法的圖像處理方案
在FPGA處理板上實現(xiàn)了細(xì)節(jié)增強與動態(tài)范圍壓縮算法，實驗表明，處理系統(tǒng)對于大動態(tài)以及小動態(tài)場景目標(biāo)都有較好的適應(yīng)性，使原始圖像數(shù)據(jù)中大動態(tài)范圍的目標(biāo)細(xì)節(jié)信息在8bit數(shù)據(jù)圖像上都...
基于FPGA的千兆以太網(wǎng)協(xié)議分析技術(shù)
以太網(wǎng)是當(dāng)前最基本、最流行的局域網(wǎng)組網(wǎng)技術(shù)，為了適應(yīng)各種新開展的業(yè)務(wù)如流視頻等，其速率也在不斷提高。千兆以太網(wǎng)是建立在以太網(wǎng)標(biāo)準(zhǔn)基礎(chǔ)之上的技術(shù)，具有高效、高速、高性能的特...
2017-11-22 標(biāo)簽：FPGA 5908
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
