可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
基于FPGA 的SPI Flash 控制器設(shè)計(jì)及驗(yàn)證
現(xiàn)場可編程門陣列FPGA 常常進(jìn)行大數(shù)據(jù)量的處理,數(shù)據(jù)的存儲(chǔ)便成了問題,利用SPI Flash 大容量、讀寫速度快、成本低廉以及數(shù)據(jù)在斷電后不丟失的特點(diǎn),可以將配置數(shù)據(jù)存儲(chǔ)于SPI Flash 中[1] 。它比起...
基于FPGA的信號(hào)去直流系統(tǒng)的設(shè)計(jì)
利用FPGA進(jìn)行數(shù)字信號(hào)處理時(shí)，信號(hào)中的直流分量通常需要去除，而直流分量在AD前段就存在，如果采用模擬電路去除直流分量比較復(fù)雜，因此通常在AD后端數(shù)字域去除直流分量。在FPGA中，常規(guī)去...
2017-11-22 標(biāo)簽：FPGA 9447
基于FPGA的多核嵌入式系統(tǒng)的設(shè)計(jì)
隨著嵌入式器件在過去數(shù)十年來的爆炸性成長，使得硬件組件及軟件工具都有顯著的改善。雖然有著這種成長與創(chuàng)新，但傳統(tǒng)嵌入式系統(tǒng)的設(shè)計(jì)方法卻少有進(jìn)步，并逐漸變成一種障礙。有鑒于新...
基于FPGA的視頻圖像縮放與疊加融合技術(shù)的設(shè)計(jì)方案及實(shí)現(xiàn)
針對兩通道視頻圖像疊加融合，設(shè)計(jì)并實(shí)現(xiàn)了一種實(shí)時(shí)性好、靈活性強(qiáng)的FPGA硬件系統(tǒng)。該系統(tǒng)可以根據(jù)實(shí)際需求進(jìn)行任意比例和任意位置的視頻圖像疊加融合。方案經(jīng)仿真驗(yàn)證后，運(yùn)用雙線性...
2017-11-22 標(biāo)簽：FPGA 5796
基于FPGA二模冗余技術(shù)的MIPS處理器系統(tǒng)設(shè)計(jì)
基于二模冗余技術(shù)和FPGA動(dòng)態(tài)部分可重構(gòu)技術(shù)設(shè)計(jì)了一種二模冗余MIPS處理器。處理器可以在不中斷系統(tǒng)運(yùn)行的同時(shí)，使用動(dòng)態(tài)可重構(gòu)技術(shù)修復(fù)系統(tǒng)故障；通過對系統(tǒng)內(nèi)部重要模塊設(shè)置冗余邏輯，...
2017-11-22 標(biāo)簽： 1629
Zynq器件三種主要類型的存儲(chǔ)控制接口解析
基于Zynq器件的嵌入式開發(fā)時(shí)，我們不可避免地需要規(guī)劃設(shè)計(jì)使用什么樣類型和多大地內(nèi)存與FLASH，本文就ZYNQ器件的存儲(chǔ)控制器作一個(gè)拋磚引玉的描述，以期大家對它有個(gè)基本了解，如有不當(dāng)或...
基于CPLD的振蕩器實(shí)現(xiàn)設(shè)計(jì)應(yīng)用
CPLD內(nèi)部施密特觸發(fā)器電器特性見表1。目前大部分使用的CPLD都需要兩個(gè)電源VCC和VCCIO，VCC就是CPLD內(nèi)部的核電壓，VCCIO是CPLD所有I/O 引腳電壓。...
IP保護(hù)的各種途徑
本應(yīng)用筆記介紹了FPGA (現(xiàn)場可編程門陣列)及其如何保護(hù)系統(tǒng)的關(guān)鍵功能和知識(shí)產(chǎn)權(quán)(IP)。本文探討了IP保護(hù)的各種途徑。SHA-1質(zhì)詢-響應(yīng)認(rèn)證被認(rèn)為是最安全的方法。本文提出了一種能夠保護(hù)基于...
2017-11-22 標(biāo)簽：FPGA設(shè)計(jì) 3246
了解Vivado設(shè)計(jì)套件集成能力的九大理由分析
理由一：突破器件密度極限：在單個(gè)器件中更快速集成更多功能；理由二：Vivado以可預(yù)測的結(jié)果提供穩(wěn)健可靠的性能和低功耗；理由三：Vivado設(shè)計(jì)套件提供了無與倫比的運(yùn)行時(shí)間和存儲(chǔ)器利用率...
2017-11-22 標(biāo)簽：Vivado 2422
ZYNQ中斷使用入門基礎(chǔ)教程
任何一個(gè)嵌入式系統(tǒng)級的設(shè)計(jì)都離不開中斷，對于擁有雙cotex-A9的Zynq來說也一樣。Zynq的中斷設(shè)計(jì)由ARM與GIC pl390中斷控制器組成，用于接收IOP(I/O peripherals)與PL的信號(hào)。如下圖所示，CPU中的中斷分...
基于FPGA+DSP的跳頻電臺(tái)傳輸系統(tǒng)的設(shè)計(jì)方案分析
高速率跳頻、高帶寬技術(shù)是提高跳頻發(fā)射機(jī)性能的關(guān)鍵，本文結(jié)合軟件無線電思想和架構(gòu)，提出一種基于FPGA+DSP的跳頻電臺(tái)傳輸系統(tǒng)的設(shè)計(jì)方案，該系統(tǒng)兼容多種調(diào)制方式和跳頻速率及數(shù)碼率。...
基于PC機(jī)與FPGA的脈沖雷達(dá)通信系統(tǒng)設(shè)計(jì)
使用WinPcap 自定義通信幀格式，實(shí)現(xiàn)一種PC 機(jī)與FPGA 之間雙向高速數(shù)據(jù)傳輸?shù)姆椒?，繞過TCP 協(xié)議和IP 協(xié)議，只涉及到鏈路層和物理層，降低了FPGA 端的協(xié)議解析復(fù)雜度、減少拆包時(shí)間和時(shí)延，且...
基于ARM和FPGA的DMD驅(qū)動(dòng)波形實(shí)驗(yàn)平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)
提出了一種基于ARM和FPGA的數(shù)字微鏡器件（DMD）驅(qū)動(dòng)波形實(shí)驗(yàn)平臺(tái)的設(shè)計(jì),該設(shè)計(jì)由數(shù)字微鏡驅(qū)動(dòng)器和電壓轉(zhuǎn)換器兩部分構(gòu)成。闡述了數(shù)字微鏡驅(qū)動(dòng)器和電壓轉(zhuǎn)換器的硬件工作原理,以及ARM微控制器...
基于CPLD的FPGA快速動(dòng)態(tài)重構(gòu)設(shè)計(jì)
隨著FPGA的廣泛應(yīng)用, 其實(shí)現(xiàn)的功能也越來越多, FPGA 的動(dòng)態(tài)重構(gòu)設(shè)計(jì)就顯得愈發(fā)重要。在分析Xilinx Vertex II Pro系列FPGA配置流程、時(shí)序要求的基礎(chǔ)上, 設(shè)計(jì)了基于CPLD 的FPGA 快速動(dòng)態(tài)重構(gòu)方案, 實(shí)現(xiàn)了...
基于FPGA的智能電子衡器稱重測控儀設(shè)計(jì)與實(shí)現(xiàn)
隨著科學(xué)技術(shù)的進(jìn)步，工業(yè)化過程自動(dòng)化水平的提高，特別是數(shù)字技術(shù)與信息技術(shù)的發(fā)展，對電子稱重系統(tǒng)提出了數(shù)字化、智能化的要求。而傳統(tǒng)的稱重系統(tǒng)存在著輸出模擬信號(hào)小，一般為20...
2017-11-22 標(biāo)簽：FPGA 3208
基于FPGA的SATA控制器的實(shí)現(xiàn)分析
隨著硬盤技術(shù)的發(fā)展，硬盤容量變得越來越大，接口傳輸速率越來越快。但是，隨著傳輸速率的提升，并行傳輸技術(shù)使得總線間的相互干擾越來越難以抑制，大幅上升的傳輸誤碼率導(dǎo)致經(jīng)傳輸后...
基于FPGA乘法器的FIR 低通濾波器整體設(shè)計(jì)
針對傳統(tǒng)的FIR 濾波器的缺點(diǎn)，介紹了一種基于FPGA 乘法器的FIR 濾波器設(shè)計(jì)方法，該濾波器利用FPGA 自帶的18位乘法器MULT18 × 18SIO 進(jìn)行乘法計(jì)算，利用寄存器對相乘結(jié)果進(jìn)行累加，實(shí)現(xiàn)了FIR 濾波...
基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計(jì)
該文通過對低密度校驗(yàn)(LDPC)碼的編譯碼過程進(jìn)行分析，提出了一種基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計(jì)方法，該方法使編碼器和譯碼器共用同一校驗(yàn)計(jì)算電路和復(fù)用相同的RAM 存儲(chǔ)塊，有效減少了...
Xilinx FFT IP核功能?實(shí)現(xiàn)介紹與仿真
FFT算法是計(jì)算DFT的高效算法。算法最初由J.W.Cooley和J.W.Tukey于1965年提出，之后又有新的算法不斷涌現(xiàn)，總的來說發(fā)展方向有兩個(gè)：一是針對N等于2的整數(shù)次冪的算法，如基2算法、基4算法和分裂基...
基于FPGA圖形和字符加速的液晶顯示設(shè)計(jì)
在傳統(tǒng)的工業(yè)控制應(yīng)用中，由于工業(yè)控制計(jì)算機(jī)中集成了高性能的顯卡，故通常采用工業(yè)控制計(jì)算機(jī)＋液晶顯示器的體系結(jié)構(gòu)，可方便地實(shí)現(xiàn)以圖形和字符為主的人機(jī)界面。而在對實(shí)時(shí)性能和可...
2017-11-22 標(biāo)簽：FPGA 3265
基于FPGA的實(shí)時(shí)視頻處理平臺(tái)方案討論及設(shè)計(jì)
為了能夠?qū)崟r(shí)地采集、處理、顯示視頻，設(shè)計(jì)并實(shí)現(xiàn)了一種基于雙ＰｏｗｅｒＰＣ硬核架構(gòu)的實(shí)時(shí)視頻處理平臺(tái)；用硬件實(shí)現(xiàn)視頻的預(yù)處理算法，并以用戶ＩＰ核的形式添加到硬件系統(tǒng)中，上層...
2017-11-22 標(biāo)簽：FPGA 4206
基于FPGA 的雷達(dá)信號(hào)采集系統(tǒng)設(shè)計(jì)
近年來，雷達(dá)在軍用和民用領(lǐng)域都獲得了巨大的發(fā)展。雷達(dá)信號(hào)處理系統(tǒng)是雷達(dá)的關(guān)鍵模塊，對雷達(dá)定位精度起著決定性作用。FPGA 以其眾多的優(yōu)點(diǎn)，在雷達(dá)信號(hào)處理系統(tǒng)中被廣泛使用。本文探...
基于Xilinx FPGA SOPC的TFT-LCD 控制器設(shè)計(jì)與實(shí)現(xiàn)
根據(jù)TFT-LCD的工作原理，采用Xilinx公司的Microblaze微處理器軟核，提出了一種基于嵌入式FPGA SOPC平臺(tái)的TFT-LCD控制器方案．并驗(yàn)證了該方案的可行性。該控制器為進(jìn)一步在嵌入式FPGA 片上系統(tǒng)進(jìn)行圖...
Xilinx DDR2 IP 核控制器設(shè)計(jì)方案介紹與實(shí)現(xiàn)
提出一種便于用戶操作并能快速運(yùn)用到產(chǎn)品的DDR2控制器IP核的FPGA實(shí)現(xiàn)，使用戶不需要了解DDR2的原理和操作方式的情況下，依然可以通過IP核控制DDR2。簡單介紹了DDR2的特點(diǎn)和操作原理，并對DD...
不同場景的FPGA外圍電路的上電時(shí)序分析與設(shè)計(jì)
提出了由于FPGA容量的攀升和配置時(shí)間的加長，采用常規(guī)設(shè)計(jì)會(huì)導(dǎo)致系統(tǒng)功能失效的觀點(diǎn)。通過詳細(xì)描述Xilinx FPGA各種配置方式及其在電路設(shè)計(jì)中的優(yōu)缺點(diǎn)，深入分析了FPGA上電時(shí)的配置步驟和工...
2017-11-22 標(biāo)簽：FPGA 8729
FPGA查找表實(shí)現(xiàn)原理分析
查找表（Look-Up-Table)簡稱為LUT，LUT本質(zhì)上就是一個(gè)RAM。 目前FPGA中多使用4輸入的LUT，所以每一個(gè)LUT可以看成一個(gè)有4位地址線的16x1的RAM。 當(dāng)用戶通過原理圖或HDL語言描述了一個(gè)邏輯電路以后，...
2017-11-22 標(biāo)簽：FPGA 14862
Xilinx全局時(shí)鐘的使用和DCM模塊的使用
在 Xilinx 系列 FPGA 產(chǎn)品中，全局時(shí)鐘網(wǎng)絡(luò)是一種全局布線資源，它可以保證時(shí)鐘信號(hào)到達(dá)各個(gè)目標(biāo)邏輯單元的時(shí)延基本相同。其時(shí)鐘分配樹結(jié)構(gòu)如圖1所示。 圖1.Xilinx FPGA全局時(shí)鐘分配樹結(jié)構(gòu) 針對...
面向可重構(gòu)系統(tǒng)的一種功耗相關(guān)硬件任務(wù)調(diào)度算法設(shè)計(jì)
可重構(gòu)系統(tǒng)是指以軟件改變硬件結(jié)構(gòu)以實(shí)現(xiàn)具體應(yīng)用的計(jì)算平臺(tái)，一般由非柔性但可編程的處理器和柔性的以程序控制重構(gòu)的數(shù)字邏輯器件構(gòu)成。目前國內(nèi)外的可重構(gòu)系統(tǒng)研究中，采用的可重構(gòu)...
RS-485隔離式數(shù)字接口
本文重點(diǎn)討論符合RS-485標(biāo)準(zhǔn)(目前仍是業(yè)內(nèi)最主要的數(shù)據(jù)傳輸標(biāo)準(zhǔn))的隔離式數(shù)字接口，并將提出RS-485共模電壓范圍(CMVR)的定義，解釋應(yīng)怎樣隔離收發(fā)器的訊號(hào)和供電通路與本地控制器電路,才能使...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
