可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
基于FPGA的AFC環(huán)解調(diào)FSK信號(hào)原理及設(shè)計(jì)
介紹了相乘微分型AFC環(huán)解調(diào)FSK信號(hào)的原理，分析了環(huán)路的控制模型。采用模塊化的設(shè)計(jì)思想，利用VHDL語言設(shè)計(jì)了相乘微分型AFC環(huán)路，闡述了關(guān)鍵部件的設(shè)計(jì)方法。在Xilinx的FPGA器件XC3S200-4FT200上...
基于FPGA的并行CRC算法的UART控制器
基于串行異步收發(fā)器（UART）的通信中經(jīng)常用到循環(huán)冗余校驗(yàn)（CRC)，常見的CRC校驗(yàn)電路多為串行校驗(yàn)，校驗(yàn)所需時(shí)鐘周期較多，基于查找表或輸入矩陣轉(zhuǎn)換的并行算法，需要存儲(chǔ)余數(shù)表，占用大...
反熔絲FPGA配置和編程方法
反熔絲FPGA制造困難且多用在特殊用途領(lǐng)域,因此有關(guān)其位流文件的研究很少.本文首先介紹了反熔絲FPGA 及FPGA CAD軟件流程, 接著描述了反熔絲FPGA具體結(jié)構(gòu)并通過一個(gè)具體例子說明了如何配置反熔...
2017-11-18 標(biāo)簽：FPGA 12159
基于XC7Z20的多軸串聯(lián)控制系統(tǒng)的設(shè)計(jì)
嵌入式技術(shù)突飛猛進(jìn)的發(fā)展，為運(yùn)動(dòng)控制系統(tǒng)的研究和應(yīng)用注入了新的活力，并且使得開發(fā)成本和周期都大為縮減。本論文將多電機(jī)驅(qū)動(dòng)、電機(jī)控制器、多電機(jī)串聯(lián)控制器、在線調(diào)試等功能在...
一種基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
基于PCI總線和FPGA的特點(diǎn)，設(shè)計(jì)了具有高精度、高穩(wěn)定性及高準(zhǔn)確性的多通道信號(hào)采集傳輸系統(tǒng)。系統(tǒng)采用以FPGA為主控單元，通過控制模擬選擇開關(guān)ADG706 及A/D 轉(zhuǎn)換器AD7667實(shí)現(xiàn)對(duì)模擬信號(hào)的采集...
最全面的7系列FPGA的DCI技術(shù)分析
DCI技術(shù)概述 隨著FPGA芯片越大而且系統(tǒng)時(shí)鐘越高，PCB板設(shè)計(jì)以及結(jié)構(gòu)設(shè)計(jì)變得越難，隨著速率的提高，板間的信號(hào)完整性變的非常關(guān)鍵，PCB板上若有關(guān)鍵信號(hào)，那么需要進(jìn)行阻抗匹配，從而避免...
基于排序網(wǎng)絡(luò)的高效中值濾波方法
Vivado的高層次綜合功能將幫助您為嵌入式視頻應(yīng)用設(shè)計(jì)更好的排序網(wǎng)絡(luò)。從汽車到安全系統(tǒng)再到手持設(shè)備，如今采用嵌入式視頻功能的應(yīng)用越來越多。每一代新產(chǎn)品都需要更多的功能和更好的圖...
使FPGA進(jìn)軍ASIC級(jí)設(shè)計(jì)領(lǐng)域的方法步驟
不久前發(fā)生在ASIC上的問題現(xiàn)又在FPGA上重演。到底是什么問題？那就是布線延遲對(duì)于設(shè)計(jì)性能的主導(dǎo)作用。多年以來，登納德縮放比例定律（Dennard scaling）增加了晶體管速度，同時(shí)摩爾定律的擴(kuò)...
基于雷達(dá)的雜波速度譜圖的建立方法
在雷達(dá)信號(hào)處理中，為了對(duì)低速運(yùn)動(dòng)雜波進(jìn)行有效的抑制，研究了一種雜波速度譜圖的建立方法。此雜波速度譜圖的建立在FPGA中實(shí)現(xiàn)，通過對(duì)雷達(dá)實(shí)際回波數(shù)據(jù)在FPGA中的處理得到運(yùn)動(dòng)雜波速度...
基于ARM和FPGA的SiP通用微處理系統(tǒng)封裝設(shè)計(jì)
介紹了系統(tǒng)級(jí)封裝的概念和特性，闡述了SiP設(shè)計(jì)的關(guān)鍵技術(shù)和基本生產(chǎn)實(shí)現(xiàn)流程。設(shè)計(jì)了一款基于ARM和FPGA管芯的SiP通用微處理系統(tǒng)，介紹了該SiP系統(tǒng)的整體框圖，并詳細(xì)分析了系統(tǒng)各部分電路...
基于DFT多相濾波器組信道化頻率檢測技術(shù)
在數(shù)字接收機(jī)的各種參數(shù)中，頻率是最重要的參數(shù)之一，它能反映接收機(jī)的功能和用途、以及頻譜寬度等重要指標(biāo)。傳統(tǒng)的順序測頻技術(shù)一般通過對(duì)接收機(jī)頻帶的掃描，對(duì)頻域進(jìn)行連續(xù)取樣。該...
Xilinx設(shè)備的驅(qū)動(dòng)程序
Xilinx為所有設(shè)備都提供了standalone模式的驅(qū)動(dòng)程序。Xilinx SDK會(huì)根據(jù)硬件系統(tǒng)的配置情況，將使用的設(shè)備的驅(qū)動(dòng)加入到創(chuàng)建的BSP工程中。Xilinx設(shè)備的驅(qū)動(dòng)程序的存放路徑是安裝目錄下的sw目錄下。...
基于Xilinx的軟件工程的創(chuàng)建
Xilinx Shenzhen 代表處 Hank Fu Xilinx 提供了完整的軟件開發(fā)環(huán)境。在Xilinx SDK中，每一個(gè)軟件工程，會(huì)包含一個(gè)應(yīng)用程序工程，和一個(gè)BSP工程。應(yīng)用程序工程，Xlinx建議只包含與應(yīng)用相關(guān)的代碼。BSP工...
基于測試系統(tǒng)的FPGA測試方法研究與實(shí)現(xiàn)
1 引言 目前FPGA大多采用基于查找表技術(shù)，主要由可編程輸入/輸出單元(IOB)、可編程邏輯單元(CLB)、可編程布線資源(PI)、配置用的SRAM、BlockRAM和數(shù)字延遲鎖相環(huán)(DLL)等部分組成。對(duì)FPGA進(jìn)行測試要...
2017-11-18 標(biāo)簽：FPGA測試系統(tǒng) 3439
基于XCR3256的水下沖擊波記錄儀的設(shè)計(jì)
隨著大規(guī)模集成電路和單片機(jī)的迅速發(fā)展，復(fù)雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功能強(qiáng)大的優(yōu)點(diǎn)，在電子產(chǎn)品設(shè)計(jì)中得到了廣泛的應(yīng)用。CPLD可實(shí)現(xiàn)在系統(tǒng)編程，重復(fù)多次，而...
基于XC3S400和CY7C68013多路數(shù)據(jù)采集電路的設(shè)計(jì)
介紹了一個(gè)基于FPGA的多通道信號(hào)采集電路。該電路以FPGA 芯片XC3S400 作為電路的主控制器，采用電子開關(guān)ADG708對(duì)7路信號(hào)進(jìn)行了循環(huán)采集，使用AD7667 作為模數(shù)轉(zhuǎn)換器，由主控制器FPGA控制，將采集...
基于FPGA的MAC層地址表設(shè)計(jì)與仿真詳情解析
摘 要：為解決高速以太網(wǎng)鏈路接口中軟件方式實(shí)現(xiàn)的MAC層地址表機(jī)制在處理效率上受到制約的問題，提出了一種基于FPGA （現(xiàn)場可編程門陣列）硬件電路方式實(shí)現(xiàn)以太網(wǎng)交換機(jī)中MAC地址表的查找...
基于FPGA的并行硬件ECC模型的設(shè)計(jì)
針對(duì)大容量固態(tài)存儲(chǔ)器中數(shù)據(jù)錯(cuò)“位”的問題，目前大多采用軟件ECC 模型進(jìn)行檢錯(cuò)和糾錯(cuò)，但這勢必會(huì)極大地影響存儲(chǔ)系統(tǒng)的讀寫性能。基于ECC校驗(yàn)原理，提出一種并行硬件ECC 模型，并采用...
基于FPGA的高精度三維成像聲吶系統(tǒng)
高精度三維成像聲吶的實(shí)現(xiàn)需要完成大規(guī)模信號(hào)同步采集和海量數(shù)據(jù)并行計(jì)算，為此,提出基于現(xiàn)場可編程邏輯門陣列的并行計(jì)算系統(tǒng)。在使用同源時(shí)鐘的前提下，利用Spartan-3對(duì)平面陣2304 路換能...
基于FPGA的DMA讀寫設(shè)計(jì)及中斷控制
本設(shè)計(jì)在基于Xilinx Virtex-6 FPGA內(nèi)嵌PCI Express Core的基礎(chǔ)上，實(shí)現(xiàn)了由PCI Express板卡主動(dòng)發(fā)起的DMA讀寫，可完成PC和PCI Express板卡之間數(shù)據(jù)的高速傳輸。該設(shè)計(jì)已經(jīng)在Xilinx評(píng)估板ML605上完成調(diào)試驗(yàn)證，...
基于聲納探測技術(shù)的水下三維場景實(shí)時(shí)成像系統(tǒng)
針對(duì)目前水下三維聲納實(shí)時(shí)成像系統(tǒng)前端信號(hào)通道多、波束形成計(jì)算量大的問題，提出一種基于現(xiàn)場可編程門陣列(FPGA)的水下三維場景實(shí)時(shí)成像系統(tǒng)。采用FPGA陣列控制多路信號(hào)同步采樣，優(yōu)化...
MicroBlaze如何與ZynqSoC和平共存
賽靈思Zynq-7000All Programmable SoC已具有很強(qiáng)的板載處理能力。但是Zynq應(yīng)用處理單元(APU)中強(qiáng)大的雙Cortex-A9處理器和相關(guān)外設(shè)的存在并不妨礙您在同一封裝中添加一個(gè)或多個(gè)MicroBlaze處理器，只要能讓...
2017-11-18 標(biāo)簽：存儲(chǔ)器MicroBlaze 7244
SMC主機(jī)接口模塊設(shè)計(jì)導(dǎo)入Xilinx環(huán)境
SMC主機(jī)接口模塊可輕松將通過Synphony模型編譯器創(chuàng)建的設(shè)計(jì)集成在賽靈思嵌入式平臺(tái)中。 Synphony模型編譯器（SMC）是一款Synphony提供的、基于模型的工具，其可綜合在Simulink?及MATLAB?中創(chuàng)建的設(shè)...
轉(zhuǎn)換器JESD204B與LVDS的綜合比較
根據(jù)最新JESD204B標(biāo)準(zhǔn)構(gòu)建的轉(zhuǎn)換器非常適合新型高速FPGA。在采用這些器件進(jìn)行設(shè)計(jì)時(shí)，應(yīng)考慮I/O注意事項(xiàng)。隨著數(shù)據(jù)轉(zhuǎn)換器架構(gòu)和FPGA不斷采用更高級(jí)更小型化幾何體，系統(tǒng)設(shè)計(jì)人員面臨著新的...
教你如何為Xilinx設(shè)計(jì)創(chuàng)建創(chuàng)建自定義XBD文件
創(chuàng)建自定義賽靈思板級(jí)描述（XBD）文件不僅有助于節(jié)省時(shí)間，而且還能確保設(shè)計(jì)項(xiàng)目按計(jì)劃推進(jìn)。為您設(shè)計(jì)的任意開發(fā)板創(chuàng)建一個(gè)XBD文件并非難事。 FPGA廠商推出了許多出色的評(píng)估板和專用開發(fā)...
2017-11-18 標(biāo)簽：Xilinx 3342
如何安裝實(shí)時(shí)操作系統(tǒng)RTOS
要想最大限度地發(fā)揮Zynq All Programmable SoC的優(yōu)勢，您需要一款操作系統(tǒng)。本文將介紹如何安裝實(shí)時(shí)操作系統(tǒng)—這里特指μC/OS-III。要想從最大限度地發(fā)揮賽靈思Zynq?-7000All Programmable SoC處理系統(tǒng)的地...
驗(yàn)證設(shè)計(jì)和創(chuàng)建可實(shí)現(xiàn)的設(shè)計(jì)
驗(yàn)證RTL模塊或FPGA是否滿足要求可能頗具挑戰(zhàn)。但有些方法可用來優(yōu)化驗(yàn)證流程，以確保驗(yàn)證成功。驗(yàn)證FPGA或RTL模塊可能是一個(gè)非常耗時(shí)的過程，因?yàn)楣こ處熞獦O力確保設(shè)計(jì)能夠按照規(guī)范要求并...
2017-11-18 標(biāo)簽：FPGA 1105
基于LabVIEW和CompactRIO開發(fā)的EDM過程控制器
FPGA硬件平臺(tái)均采用統(tǒng)一圖形語言LabVIEW編程，僅用兩個(gè)多月的時(shí)間就完成了整個(gè)系統(tǒng)的開發(fā)，功能強(qiáng)大。挑戰(zhàn):快速開發(fā)一種分布式的電火花放電加工EDM(Electrical Discharge Machining)過程控制器，它將...
2017-11-18 標(biāo)簽：FPGALabVIEWCompactRIO 2073
基于FPGA的多相濾波結(jié)構(gòu)的信道化設(shè)計(jì)
隨著現(xiàn)代電子戰(zhàn)中電磁環(huán)境的日益復(fù)雜，軍用接收機(jī)需具備同時(shí)處理多個(gè)信道信號(hào)的能力，即具備全概率截獲能力。信道化接收機(jī)可將一個(gè)復(fù)雜信號(hào)分成多個(gè)信道，從而方便后續(xù)處理。文中利用...
基于數(shù)字濾波平方的定時(shí)同步算法的研究
文中對(duì)適用于高速突發(fā)通信的基于數(shù)字濾波平方的定時(shí)同步算法進(jìn)行了研究。通過對(duì)在高速數(shù)據(jù)傳輸通信中，該定時(shí)同步環(huán)路的定時(shí)誤差估計(jì)模塊進(jìn)行并行結(jié)構(gòu)實(shí)現(xiàn)，大幅降低了系統(tǒng)對(duì)于時(shí)鐘的...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
