可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
軟件可靠性設(shè)計研究及應(yīng)用
無論您的終端應(yīng)用是什么，可靠性都將是設(shè)計的主要考慮因素之一。實現(xiàn)可靠性的方法多種多樣。在考慮設(shè)計可靠性時，大部分工程師都將注意力集中在一個綜合性度量標(biāo)準(zhǔn)：平均故障間隔時間...
在Vivado下利用Tcl實現(xiàn)IP的高效管理
在Vivado下，有兩種方式管理IP。一種是創(chuàng)建FPGA工程之后，在當(dāng)前工程中選中IP Catalog，生成所需IP，這時相應(yīng)的IP會被自動添加到當(dāng)前工程中；另一種是利用Manage IP，創(chuàng)建獨立的IP工程，缺省情況...
存儲器領(lǐng)域的現(xiàn)狀
賽靈思有90%的客戶在使用DDR存儲器。DDR4是倍受青睞的DDR存儲器系列的最后一代。眾多競爭者們正在虎視眈眈，意圖搶占更大的DDR4市場份額。 存儲器領(lǐng)域正在發(fā)生翻天覆地的變化，這一變化的根...
Virtex UltraScale器件的優(yōu)點
賽靈思Virtex? UltraScale ? All Programmable FPGA 是高端FPGA 系列的擴(kuò)展，可支持1Tbps 系統(tǒng)的實現(xiàn)。Virtex UltraScale 系列具有前所未有的高性能、系統(tǒng)集成度和帶寬，適用于有線通信、測試測量、航空航天...
2017-11-18 標(biāo)簽：FPGAUltraScale 2458
JESD204B接口及協(xié)議狀態(tài)過程
在使用我們的最新模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)設(shè)計系統(tǒng)時，我已知道了很多有關(guān) JESD204B接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與FPGA 通信。...
XDC路徑的鑒別、分析和約束方法
我們知道XDC與UCF的根本區(qū)別之一就是對跨時鐘域路徑（CDC）的缺省認(rèn)識不同，那么碰到FPGA設(shè)計中常見的CDC路徑，到底應(yīng)該怎么約束，在設(shè)計上又要注意些什么才能保證時序報告的準(zhǔn)確性？CDC是...
XDC的時鐘約束及優(yōu)勢
Xilinx?的新一代設(shè)計套件 Vivado 中引入了全新的約束文件 XDC，在很多規(guī)則和技巧上都跟上一代產(chǎn)品 ISE 中支持的 UCF 大不相同，給使用者帶來許多額外挑戰(zhàn)。Xilinx 工具專家告訴你，其實用好 XDC...
Tcl在Vivado中的基礎(chǔ)應(yīng)用
Xilinx的新一代設(shè)計套件Vivado相比上一代產(chǎn)品ISE，在運行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對初學(xué)者來說，新的約束語言XDC以及腳本語言Tcl的引入則成為了快速掌握...
基于雙MicroBlaze軟核處理器的SOPC系統(tǒng)
設(shè)計了一款基于雙MicroBlaze軟核處理器、面向嵌入式領(lǐng)域的SOPC系統(tǒng)，在信息處理繁忙的情況下，實現(xiàn)兩軟核處理器之間的同步、通信和中斷功能，提高信息吞吐率和系統(tǒng)靈活性，降低設(shè)備尺寸。...
2017-11-18 標(biāo)簽：sopcMicroBlaze 4567
基于FPGA的圖形生成與視頻處理系統(tǒng)的設(shè)計與實現(xiàn)
本文對基于FPGA的機(jī)載視頻圖形顯示系統(tǒng)架構(gòu)進(jìn)行設(shè)計和優(yōu)化。從實時性、BRAM資源占用和DDR3吞吐量三方面進(jìn)行分析，改進(jìn)幀速率提升算法來提高實時性；改進(jìn)視頻旋轉(zhuǎn)算法來降低BRAM資源占用；...
基于FPGA+DSP的海德漢編碼器結(jié)構(gòu)及設(shè)計
在現(xiàn)代工業(yè)控制系統(tǒng)中，對電機(jī)的控制是其重要組成部分。編碼器作為電機(jī)角位移的檢測裝置，為系統(tǒng)提供重要反饋信號。本文介紹了一個適合嵌入式系統(tǒng)的基于DSP和FPGA的海德漢光電編碼器信...
使用LabVIEW進(jìn)行GPU計算
具有并行處理架構(gòu)的平臺，例如FPGA和GPU，在快速分析大型數(shù)據(jù)集方面得到了廣泛應(yīng)用。這兩項技術(shù)可以減輕運算密集型算法對CPU造成的負(fù)擔(dān)，在高度并行的平臺上進(jìn)行處理。FPGA靈活性高、處理...
基于CompactRIO的高級可編程自動控制器
全新NI cRIO-907x CompactRIO集成系統(tǒng)是一種高級可編程自動控制器（PAC），它在單個機(jī)箱中集成了工業(yè)實時處理器及一塊可配置FPGA，降低了用于高容量機(jī)器控制、監(jiān)控等應(yīng)用的CompactRIO系統(tǒng)的成本。...
2017-11-18 標(biāo)簽：LabVIEWCompactRIO 3155
借助智能DAQ獲得高級數(shù)據(jù)采集技術(shù)
多功能智能DAQ設(shè)備配有自定義式板載處理功能，最大限度地為系統(tǒng)定時及觸發(fā)提供靈活性能。 與控制設(shè)備功能的固定ASIC不同，智能DAQ采用基于FPGA的系統(tǒng)定時控制器，令所有模擬和數(shù)字I/O能夠根...
在Vivado下利用Tcl腳本對綜合后的網(wǎng)表進(jìn)行編輯過程
在ISE下，對綜合后的網(wǎng)表進(jìn)行編輯幾乎是不可能的事情，但在Vivado下成為可能。Vivado對Tcl的支持，使得Tcl腳本在FPGA設(shè)計中有了用武之地。本文通過一個實例演示如何在Vivado下利用Tcl腳本對綜合...
基于FPGA的Vivado功耗估計和優(yōu)化
資源、速度和功耗是FPGA設(shè)計中的三大關(guān)鍵因素。隨著工藝水平的發(fā)展和系統(tǒng)性能的提升，低功耗成為一些產(chǎn)品的目標(biāo)之一。功耗也隨之受到越來越多的系統(tǒng)工程師和FPGA工程師的關(guān)注。Xilinx新一...
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)
本文設(shè)計一種基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)，能夠?qū)崿F(xiàn)2D圖形繪制，構(gòu)成各種飛行參數(shù)畫面，同時疊加外景視頻圖像。BRAM資源占用方面，視頻旋轉(zhuǎn)算法需要279個36Kb的BRAM；DDR3吞吐量方面，系統(tǒng)吞...
使用JESD204B同步多個ADC
許多通信、儀器儀表和信號采集系統(tǒng)需要通過多個模數(shù)轉(zhuǎn)換器（ADC）對多個模擬輸入信號進(jìn)行同時采樣。隨后，經(jīng)過采樣得到的數(shù)據(jù)需被處理以實現(xiàn)各個通道的同步，然而他們各自有不同的時延...
構(gòu)建JESD204B鏈路的步驟
?JESD204B?協(xié)議中的三個狀態(tài)對于在鏈路的 TX 和 RX 之間構(gòu)建有效數(shù)據(jù)鏈路非常重要，它們是：代碼組同步 (CGS)、初始信道對齊序列 (ILAS) 和用戶數(shù)據(jù)。今天我將探討在 TX 與 RX 之間必然會出現(xiàn)的信...
JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程
在從事高速數(shù)據(jù)擷取設(shè)計時使用FPGA的人大概都聽過新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號。近期許多工程師均聯(lián)絡(luò)德州儀器，希望進(jìn)一步了解 JESD204B 接口，包括與FPGA如何互動、JESD204B如何讓他們的設(shè)計更...
添加FPGA終端的步驟方法
使用FPGA終端創(chuàng)建應(yīng)用程序前，必須創(chuàng)建一個LabVIEW項目。然后添加FPGA終端至該項目并創(chuàng)建FPGA VI。 ...
FPGA創(chuàng)建一個程序生成規(guī)范
編譯FPGA VI至FPGA應(yīng)用前必須創(chuàng)建一個程序生成規(guī)范。...
2017-11-18 標(biāo)簽：FPGA 1029
LabVIEW的RIO與I/O對比
NI可重配置I/O(RIO)產(chǎn)品可在靈活的開發(fā)平臺上實現(xiàn)高精度測量，適用于需要高速閉環(huán)控制的系統(tǒng)級應(yīng)用。這些應(yīng)用有時需要比核心系統(tǒng)可提供的更多的通道數(shù)或分布更廣的架構(gòu)。而擴(kuò)展I/O系統(tǒng)可...
數(shù)據(jù)流編程以及LabVIEW多核編程
因為NI LabVIEW是數(shù)據(jù)流編程語言，開發(fā)者們可以編寫并行的應(yīng)用程序，這些應(yīng)用程序可以直接映射到并行的硬件（如多核心處理器和FPGA等）上以獲得最優(yōu)異的性能。這篇白皮書討論了什么是數(shù)據(jù)...
FPGA通用接口JESD204轉(zhuǎn)換器接口標(biāo)準(zhǔn)詳解
隨著轉(zhuǎn)換器分辨率和速度的提高，對于效率更高的接口的需求也隨之增長。一種新型轉(zhuǎn)換器接口——JESD204——誕生于幾年前，其作為轉(zhuǎn)換器接口經(jīng)過幾次版本更新后越來越受矚目，效率也更高...
NI FlexRIO設(shè)備的FGPA模塊和適配器模塊分析
NI FlexRIO設(shè)備包括了可采用NI LabVIEW FPGA模塊進(jìn)行編程的現(xiàn)場可編程門陣列（FPGA）模塊，以及能提供高性能模擬和數(shù)字I/O的適配器模塊。適配器模塊是可互換的，并可以在LabVIEW FPGA編程環(huán)境下定義...
從三方面來看NI可重復(fù)配置I/O（RIO）技術(shù)
NI可重復(fù)配置I/O（RIO）技術(shù)能夠讓您通過使用可重復(fù)配置的現(xiàn)場可編程門陣列（FPGA）芯片和NI LabVIEW圖形化開發(fā)工具，實現(xiàn)自定義的測量硬件電路。RIO核心包括FPGA芯片和外圍電路，它們能夠讓...
在FPGA里浮點數(shù)與定點數(shù)表示法原理展示
浮點數(shù)與定點數(shù)表示法是我們在計算機(jī)中常用的表示方法 所以必須要弄懂原理，特別是在FPGA里面，由于FPGA不能像在MCU一樣直接用乘除法。 首先說一下簡單的定點數(shù)，定點數(shù)是克服整數(shù)表示法...
2017-11-18 標(biāo)簽：FPGA 9374
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
