可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開(kāi)發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
基于FPGA的OLED動(dòng)態(tài)顯示(溫濕度實(shí)時(shí)數(shù)據(jù))
從視頻中，可以看到，當(dāng)手指捏住傳感器后，OLED屏上的溫濕度數(shù)據(jù)發(fā)生變化。...
2023-06-19 標(biāo)簽：傳感器dspFPGAOLEDdspFPGAOLED傳感器動(dòng)態(tài)顯示 5444
優(yōu)秀的Verilog/FPGA開(kāi)源項(xiàng)目-MATH庫(kù)介紹
數(shù)字信號(hào)處理（ Digital Signal Processing)技術(shù)廣泛地應(yīng)用于通信與信息系統(tǒng)、信號(hào)與信息處理、自動(dòng)控制、 雷達(dá)、軍事、航空航天、醫(yī)療、家用電器等許多領(lǐng)域。...
2023-06-19 標(biāo)簽：dspFPGA數(shù)字信號(hào)處理器Verilog語(yǔ)言 2563
波形系統(tǒng)三大關(guān)鍵點(diǎn)解析
在芯片功能驗(yàn)證中，仿真波形一直是調(diào)試的重要手段。通過(guò)觀測(cè)分析波形，工程師可以推斷代碼是否正常運(yùn)行，電路的功能是否正確，設(shè)計(jì)是否滿足預(yù)期。...
2023-06-18 標(biāo)簽：FPGA設(shè)計(jì)EDA工具數(shù)字電路調(diào)試器EDA工具FPGA設(shè)計(jì)VCD數(shù)字電路調(diào)試器 1668
Vivado Schematic中的實(shí)線和虛線有什么區(qū)別？
Vivado Schematic中的實(shí)線和虛線有什么區(qū)別？...
2023-06-16 標(biāo)簽：FPGA設(shè)計(jì)Vivado 2265
FPGA浮點(diǎn)數(shù)表示及計(jì)算機(jī)數(shù)值表示規(guī)則
定點(diǎn)數(shù)硬件實(shí)現(xiàn)簡(jiǎn)單，但表示的范圍有限，且部分的小數(shù)運(yùn)算IP核只支持浮點(diǎn)數(shù)運(yùn)算，因此這里還需要提到浮點(diǎn)數(shù)的相關(guān)內(nèi)容。...
2023-06-16 標(biāo)簽：轉(zhuǎn)換器FPGA設(shè)計(jì)計(jì)算機(jī) 2243
m序列的verilog實(shí)現(xiàn)以及使能信號(hào)解決跨時(shí)終域問(wèn)題
根據(jù)《通信原理》一書(shū)可知，m序列是最長(zhǎng)線性反饋移位寄存器的簡(jiǎn)稱，它產(chǎn)生的偽隨機(jī)序列的周期與其反饋移存器級(jí)數(shù)有關(guān);...
2023-06-16 標(biāo)簽：FPGA設(shè)計(jì)移位寄存器BPSKPLL電路Verilog語(yǔ)言 3889
基于紫光同創(chuàng)Titan-2和Logos-2系列的FPGA開(kāi)發(fā)板
產(chǎn)品集成光纖傳輸、4K視頻處理、PCIE等功能，滿足用戶各種高速數(shù)據(jù)交換，數(shù)據(jù)存儲(chǔ)，視頻傳輸處理以及工業(yè)控制的要求。...
2023-06-16 標(biāo)簽：FPGA開(kāi)發(fā)板紫光同創(chuàng)FPGA光纖傳輸開(kāi)發(fā)板紫光同創(chuàng) 1849
使用OSERDES發(fā)送高速串行數(shù)據(jù)
OSERDES實(shí)現(xiàn)并串轉(zhuǎn)換，只需要管發(fā)送并不需要管接收到的數(shù)據(jù)如何，所以它的操作相對(duì)于ISERDES來(lái)說(shuō)簡(jiǎn)單；...
2023-06-16 標(biāo)簽：FPGA設(shè)計(jì)DDRSDRRSTCLK 2308
使用ISERDES接收高速串行數(shù)據(jù)
高速信號(hào)傳輸過(guò)程中，并行傳輸因?yàn)榫€路同步難，抗干擾性差等缺點(diǎn)逐漸被串行技術(shù)取代；通過(guò)提高傳輸速率的方法，串行傳輸也可以實(shí)現(xiàn)很高的傳輸速度。...
2023-06-16 標(biāo)簽：轉(zhuǎn)換器FPGA設(shè)計(jì)DDRSDRSERDES接口 4006
Idelay對(duì)時(shí)序的補(bǔ)救
在高速信號(hào)采集的過(guò)程中，經(jīng)常會(huì)因?yàn)殡娐吩O(shè)計(jì)或者其他原因，原本設(shè)計(jì)好對(duì)應(yīng)的data_clk與data經(jīng)過(guò)線路傳輸之后在接收端時(shí)序上不能很好的對(duì)應(yīng)，這可能會(huì)造成采樣數(shù)據(jù)的錯(cuò)位。...
2023-06-16 標(biāo)簽：FPGA設(shè)計(jì)RTL串行通信SRClvds接口 3582
LVDS差分信號(hào)輸入輸出的處理方法
最近調(diào)試芯片遇到一個(gè)選擇題，需要決定數(shù)據(jù)接口的接口標(biāo)準(zhǔn)，是選用LVDS差分接口還是CMOS單端接口。...
2023-06-16 標(biāo)簽：CMOSFPGA設(shè)計(jì)差分信號(hào)lvds接口CLK 4287
帶你認(rèn)識(shí)濾波器及FIR濾波器設(shè)計(jì)
濾波器是一種用來(lái)減少，消除干擾的電器部件，有對(duì)特定頻率的頻點(diǎn)或該頻點(diǎn)以外的頻率信號(hào)進(jìn)行有效濾除，從而實(shí)現(xiàn)消除干擾、獲取特定頻率信號(hào)的功能。...
2023-06-15 標(biāo)簽：FPGA設(shè)計(jì)數(shù)字濾波器MATLAB仿真fir濾波器fir濾波器FPGA設(shè)計(jì)MATLAB仿真數(shù)字濾波器模擬濾波器 6050
FIR及IIR濾波器的FPGA設(shè)計(jì)實(shí)現(xiàn)方案
這種方法是通過(guò)將模擬濾波器頻率特性H(s)反拉氏變換為h(t)，再將h(t)等間隔抽樣成h(n)后，對(duì)h(n)取Z變換求得H(z)，即得到了數(shù)字濾波器的系統(tǒng)函數(shù)。...
2023-06-15 標(biāo)簽：FPGA設(shè)計(jì)數(shù)字濾波器FIR模擬濾波器FIRFPGA設(shè)計(jì)IIR數(shù)字濾波器模擬濾波器 3186
什么是ASIC？ASIC中的“特定應(yīng)用”是什么意思？
沒(méi)有關(guān)于 ASIC 確切含義的官方聲明，而且許多電子專業(yè)人士可能并不總是就 ASIC 到底是什么或特定組件是否應(yīng)歸類為 ASIC 達(dá)成一致。...
讓同一層次的模塊在布局時(shí)更緊湊一些的方法
在時(shí)序分析時(shí)，我們常會(huì)碰到的一類現(xiàn)象是：關(guān)鍵路徑上的邏輯單元過(guò)于分散，導(dǎo)致布線延遲過(guò)大，從而造成時(shí)序違例。...
怎么使用MATLAB進(jìn)行O-RAN小基站建模和仿真？
開(kāi)放式無(wú)線接入網(wǎng)（Open Radio Access Network，簡(jiǎn)稱 O-RAN）是一種無(wú)線接入網(wǎng) (RAN)。...
2023-06-14 標(biāo)簽：matlabFPGA設(shè)計(jì)PHYRLCFPGA設(shè)計(jì)matlabPHYRANRLC 3205
基于FPGA的深度學(xué)習(xí)CNN加速器設(shè)計(jì)方案
因?yàn)镃NN的特有計(jì)算模式，通用處理器對(duì)于CNN實(shí)現(xiàn)效率并不高，不能滿足性能要求。 因此，近來(lái)已經(jīng)提出了基于FPGA，GPU甚至ASIC設(shè)計(jì)的各種加速器來(lái)提高CNN設(shè)計(jì)的性能。...
2023-06-14 標(biāo)簽：處理器FPGA設(shè)計(jì)存儲(chǔ)器加速器ASIC技術(shù) 3295
小眼睛FPGA紫光1K、2K卡板概述
小眼睛FPGA紫光1K、2K卡板概述 MES1KG/MES2KG開(kāi)發(fā)板以紫光Compact系列PGCIKG -LPG100 / PGCZKG-LPG100器件為核心 采用先進(jìn)成熟工 藝和自主產(chǎn)權(quán)體系結(jié)構(gòu)，滿足低功耗、低成本、小尺寸的設(shè)計(jì)要求。 包括有專...
小眼睛FPGA盤(pán)古22K開(kāi)發(fā)板概述 采用紫光同創(chuàng)logo pgl22g- 5cmbg324器件
小眼睛FPGA盤(pán)古22K開(kāi)發(fā)板概述 采用紫光同創(chuàng)logo pgl22g- 5cmbg324器件 盤(pán)古22（MES22）開(kāi)發(fā)板采用紫光同創(chuàng)logo pgl22g- 5cmbg324器件為校心的開(kāi)發(fā)板，板卡外掛HDMl輸入輸出PMODLED數(shù)碼管 10/100/1000以太網(wǎng)、SD卡...
2023-06-14 標(biāo)簽：FPGA開(kāi)發(fā)板紫光同創(chuàng)小眼睛科技 1338
小眼睛FPGA盤(pán)古50K開(kāi)發(fā)板概述
小眼睛FPGA盤(pán)古50K開(kāi)發(fā)板概述 盤(pán)古-50開(kāi)發(fā)板（MES50H P）采用了核心板＋擴(kuò)展板的結(jié)構(gòu)，核心板與擴(kuò)展板之間 使用高速板對(duì)板連接器進(jìn)行連接。核心板主要由FPGA+2顆DDR3 + Flash+電源及復(fù)位構(gòu)成，承擔(dān)...
2023-06-14 標(biāo)簽：FPGA開(kāi)發(fā)板小眼睛科技 2620
基于紫光同創(chuàng)Titan-2和Logos-2系列的FPGA發(fā)布
新品基于紫光同創(chuàng)Titan-2和Logos-2系列研發(fā)的開(kāi)發(fā)板和核心板，產(chǎn)品集成光纖傳輸、4K視頻處理、PCIE等功能，滿足用戶各種高速數(shù)據(jù)交換，數(shù)據(jù)存儲(chǔ)，視頻傳輸處理以及工業(yè)控制的要求。...
2023-06-14 標(biāo)簽：FPGA紫光同創(chuàng)FPGA光纖接口紫光同創(chuàng) 2811
小眼睛FPGA盤(pán)古100K開(kāi)發(fā)板概述
小眼睛FPGA盤(pán)古100K開(kāi)發(fā)板概述 盤(pán)古100（MES100P） 開(kāi)發(fā)板是 小眼睛FPGA 基于多年在FPGA領(lǐng)域開(kāi)發(fā)經(jīng)驗(yàn)，及多個(gè)業(yè)務(wù)場(chǎng)景的應(yīng)用特點(diǎn)，開(kāi)發(fā)的一套全新的國(guó)產(chǎn)FPGA開(kāi)發(fā)套件，MES100P開(kāi)發(fā)板采用紫光同創(chuàng)...
2023-06-14 標(biāo)簽：FPGA開(kāi)發(fā)板小眼睛科技 1614
一個(gè)簡(jiǎn)單的RTL同步FIFO設(shè)計(jì)
FIFO 是FPGA設(shè)計(jì)中最有用的模塊之一。FIFO 在模塊之間提供簡(jiǎn)單的握手和同步機(jī)制，是設(shè)計(jì)人員將數(shù)據(jù)從一個(gè)模塊傳輸?shù)搅硪粋€(gè)模塊的常用選擇。...
2023-06-14 標(biāo)簽：FPGA設(shè)計(jì)寄存器VHDL語(yǔ)言RTLFIFO存儲(chǔ) 884
英特爾Nios V處理器加速FPGA軟件開(kāi)發(fā)
為打造面向未來(lái)的邊緣智能應(yīng)用，工程師們亟需找到能夠集成 AI 和高級(jí)圖像處理等新功能，并具備多種安全連接方案的高性能、低功耗芯片器件。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
