可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
你必須知道的FPGA硬件屬性
觸發(fā)器可以被配置(編程)為寄存器或鎖存器；復(fù)用器可以被配置為選擇一個到邏輯塊的輸入或 LUT 的輸出；LUT 可以被配置為代表任何所要求的邏輯功能。在實(shí)際應(yīng)用中，即使最簡單的 FPGA 都會使...
FPGA數(shù)字圖像處理基礎(chǔ)：色彩空間轉(zhuǎn)換(Verilog)
色彩本質(zhì)上是不同頻率的光，人眼對于不同頻率光線的不同感受產(chǎn)生主觀感知，從而得以區(qū)分不同的顏色。盡管從客觀上而言，色彩僅僅是不同頻率的光，但從視覺角度而言，不同顏色的認(rèn)知難...
2023-02-17 標(biāo)簽：FPGARGBVerilog數(shù)字圖像處理FPGARGBVerilog數(shù)字圖像處理色彩 9080
FPGA的電源要求是什么？
ROHM擁有各種各樣的DC/DC轉(zhuǎn)換器IC，其中包括適合用于FPGA電源的產(chǎn)品陣容。這里列舉的8種機(jī)型，可滿足FPGA需要的電源規(guī)格，也提供參考設(shè)計(jì)。...
2023-02-17 標(biāo)簽：FPGA轉(zhuǎn)換器 1991
基于FPGA實(shí)現(xiàn)分離用軟件的圖像處理系統(tǒng)設(shè)計(jì)
用一個圖像區(qū)域的各個像素的平均值來代替原圖像的各個像素值，主要作用是減小銳度，減小噪聲。均值濾波一般出現(xiàn)在圖像處理的預(yù)處理步驟。...
基于FPGA的圖像處理
圖像處理的算法中，大部分需要采用浮點(diǎn)數(shù)運(yùn)算，而浮點(diǎn)數(shù)運(yùn)算再FPGA中是非常不劃算的，因此需要轉(zhuǎn)換成定點(diǎn)數(shù)計(jì)算，此時會設(shè)計(jì)到浮點(diǎn)運(yùn)算轉(zhuǎn)定點(diǎn)運(yùn)算時精度下降的問題。...
FPGA常見的基本設(shè)計(jì)要點(diǎn)
單元仿真要求代碼行覆蓋率、條件分支覆蓋率、表達(dá)式覆蓋率必須達(dá)到100％，這三種覆蓋率都可以通過modelsim來查看，不過需要在編譯該模塊時要在Compile option中設(shè)置好。...
2023-02-16 標(biāo)簽：FPGA仿真數(shù)據(jù)信號 1783
使用FPGA實(shí)現(xiàn)深度學(xué)習(xí)技術(shù)應(yīng)用
在圖像處理中，對RGB輸入圖像進(jìn)行噪聲去除等濾波處理，并頻繁地進(jìn)行RGB圖像的處理。在這種情況下，卷積過程往往是針對每個通道（R/G/B）獨(dú)立完成的，輸入的G/B通道值不影響輸出的R通道結(jié)果...
2023-02-16 標(biāo)簽：FPGA人工智能C++深度學(xué)習(xí) 1250
FPGA編程技巧系列之輸入輸出偏移約束詳解
Pad-to-Setup：也被稱為OFFSET IN BEFORE約束，是用來保證外部輸入時鐘和外部輸入數(shù)據(jù)的時序滿足FPGA內(nèi)部觸發(fā)器的建立時間要求的。如下圖TIN_BEFORE約束使得FPGA在進(jìn)行DATA_IN和CLK_SYS布線時努力保證DA...
Xilinx FPGA的上電模式的四種類型
典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存儲器中的配置比特流，配置所需的時鐘信號( 稱為CCLK) 由FPGA內(nèi)部產(chǎn)生，且FPGA控制整個配置過程。...
在FPGA上實(shí)現(xiàn)深度學(xué)習(xí)
MNIST 數(shù)據(jù)庫（http://yann.lecun.com/exdb/mnist/）是一個包含 0 到 9 的手寫數(shù)字的數(shù)據(jù)集，并為每個手寫數(shù)字定義了正確的標(biāo)簽 (0-9)。...
2023-02-15 標(biāo)簽：FPGA數(shù)據(jù)庫pythonUbuntu系統(tǒng)FPGAMNISTpythonUbuntu系統(tǒng)數(shù)據(jù)庫 4005
關(guān)于FPGA設(shè)計(jì)的8個重要關(guān)鍵技術(shù)！
硬件原則主要針對HDL代碼編寫而言：Verilog是采用了C語言形式的硬件的抽象，它的本質(zhì)作用在于描述硬件，它的最終實(shí)現(xiàn)結(jié)果是芯片內(nèi)部的實(shí)際電路。...
2023-02-14 標(biāo)簽：FPGAcpldcpldFPGA數(shù)據(jù)接口 1681
賽靈思FPGA上電配置流程的8個步驟
加載配置幀后，比特流指示設(shè)備進(jìn)入啟動序列。啟動序列由8相（0-7階段）順序狀態(tài)機(jī)控制。啟動順控程序執(zhí)行下表中列出的任務(wù)。每個啟動事件的特定階段是用戶可編程的。...
FPGA器件級的設(shè)計(jì)決策
選擇FPGA器件廠商、器件系列、工具集等，很大程度上還是要考慮設(shè)計(jì)團(tuán)隊(duì)成員的設(shè)計(jì)經(jīng)歷和偏好。話說“就熟不就生”，因?yàn)檫@在很大程度上會決定了設(shè)計(jì)復(fù)雜性高低和項(xiàng)目進(jìn)度周期的快慢。...
2023-02-13 標(biāo)簽：FPGA 1402
基于FPGA的電子計(jì)算器設(shè)計(jì)
在國外，電子計(jì)算器在集成電路發(fā)明后，只用短短幾年時間就完成了技術(shù)飛躍，經(jīng)過激烈的市場競爭，現(xiàn)在的計(jì)算器技術(shù)己經(jīng)相當(dāng)成熟。...
2023-02-13 標(biāo)簽：FPGA狀態(tài)機(jī)可編程邏輯器件FPGA可編程邏輯器件狀態(tài)機(jī)電子計(jì)算器 7244
基于FPGA的VGA/LCD顯示控制器設(shè)計(jì)
VGA (Video Graphics Array) 即視頻圖形陣列，是IBM于1987年隨PS/2機(jī)(PersonalSystem 2)一起推出的使用模擬信號的一種視頻傳輸標(biāo)準(zhǔn)。...
Xilinx FPGA常用時序約束詳解
在系統(tǒng)同步接口中，同一個系統(tǒng)時鐘既傳輸數(shù)據(jù)也獲取數(shù)據(jù)。考慮到板子路徑延時和時鐘抖動，接口的操作頻率不能太高。...
FPGA的六大應(yīng)用領(lǐng)域，你了解嗎？
接口和連接資源接口和連接功能主要包括無線基站對外的高速通信接口(PCI Express、以太網(wǎng) MAC、高速 AD/DA 接口)以及內(nèi)部相應(yīng)的背板協(xié)議(OBSAI、CPRI、EMIF、LinkPort)的實(shí)現(xiàn)。...
2023-02-09 標(biāo)簽：FPGA算法數(shù)字信號處理 2447
傅立葉變換的實(shí)質(zhì)-正交之美
對于信號，如果我們想用諧波來表示它的話，我們最好基于不同的頻率將之進(jìn)行分解，那么接下來的問題就是尋找一個正交基，它可以表示不同的頻率的諧波。換句話說，我們希望用不同頻率的...
2023-02-09 標(biāo)簽：傅里葉變換傅里葉變換解碼系統(tǒng)音頻解碼器 2087
基于OpenCL的FPGA開發(fā)設(shè)計(jì)方案
傳統(tǒng) FPGA 與軟件開發(fā)對比表 重點(diǎn)介紹一下，編譯階段的 Synthesis (綜合)，這部分與軟件開發(fā)的編譯有較大的不同。一般的處理器 CPU、GPU等，都是已經(jīng)生產(chǎn)出來的 ASIC，有各自的指令集可以使用...
2023-02-09 標(biāo)簽：FPGA存儲器cpu異構(gòu)計(jì)算 1545
Efinity RISC-V IDE安裝與使用
step2: Import工程。選擇Import Projectes... 或者在Project Explorer中右擊，然后選擇Import... 或者File -> Import....
插值法幀同步ISE/Verilog/CXD301介紹
同步方式：具有搜索、校驗(yàn)、同步三種狀態(tài)：幀長、幀同步字、搜索容錯位數(shù)、校核容錯位數(shù)、同步容錯位數(shù)可通過修改程序參數(shù)快速設(shè)置。...
2023-02-08 標(biāo)簽：數(shù)字信號處理FPGA芯片按鍵控制器 2091
如何使用FPGA來實(shí)現(xiàn)浮點(diǎn)運(yùn)算
其基本結(jié)構(gòu)是將適當(dāng)劃分的n個操作步驟單流向串聯(lián)起來。流水線操作的最大特點(diǎn)是數(shù)據(jù)流在各個步驟的處理從時間上看是連續(xù)的順序操作，與此同時各個步驟又是同時并行的在運(yùn)作。...
2023-02-08 標(biāo)簽：FPGA數(shù)據(jù)處理 3059
FPGA基礎(chǔ)設(shè)計(jì)之使用邏輯門和連續(xù)賦值對電路建模
使用邏輯門和連續(xù)賦值對電路建模，是相對詳細(xì)的描述硬件的方法。使用過程塊可以從更高層次的角度描述一個系統(tǒng)，稱作行為級建模（behavirol modeling）。...
2023-02-08 標(biāo)簽：FPGA設(shè)計(jì)編碼器VerilogRTL 1043
基于FPGA的單目內(nèi)窺鏡定位系統(tǒng)設(shè)計(jì)
本設(shè)計(jì)對系統(tǒng)的性能和系統(tǒng)的功能分別進(jìn)行了測試，性能測試是對FPGA的資源利用情況和運(yùn)行速度情況進(jìn)行測試，功能測試有腐蝕算法測試，幀差算法測試，定位功能調(diào)試等。...
2023-02-07 標(biāo)簽：FPGA定位系統(tǒng)內(nèi)窺鏡 762
Xilinx FPGA的FMC接口
FMC標(biāo)準(zhǔn)定義了單寬度(69mm*76.5mm)和雙寬度(139mm*76.5mm)兩種尺寸。單寬度模塊支持到載卡的單個連接器。雙寬度模塊主要面向需要更高帶寬、更大前面板空間或較大PCB面積的應(yīng)用，支持多達(dá)兩個連接...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
