可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開(kāi)發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
資深FAE的講解的FPGA入門(mén)學(xué)習(xí)經(jīng)驗(yàn)
FPGA 開(kāi)發(fā)的難度高居主控芯片（CPU，DSP，F(xiàn)PGA，專用芯片等）的榜首，芯片廠家為了配合市場(chǎng)需求，連年不斷升級(jí)器件軟件，這對(duì)于研發(fā)來(lái)講就是災(zāi)難，但是為了提升最終產(chǎn)品的競(jìng)爭(zhēng)力，提升我們...
2023-01-15 標(biāo)簽：FPGA 1327
一文讀懂FPGA
FPGA 的全稱為 Field-Programmable Gate Array，即現(xiàn)場(chǎng)可編程門(mén)陣列。FPGA 是在 PAL、 GAL、 CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物， 是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，...
2023-01-15 標(biāo)簽：FPGA可編程門(mén)陣列 4436
業(yè)內(nèi)首款全國(guó)產(chǎn)ARM+FPGA工業(yè)核心板
ARM\FPGA\ROM\RAM\連接器等所有器件均為國(guó)產(chǎn)工業(yè)級(jí)（-40°C~+85°C）ARM：全志T3/A40i，準(zhǔn)車規(guī)級(jí)芯片 ●FPGA：紫光同創(chuàng)Logos PGL25G/PGL50G ROM、RAM、連接器等所有器件均采用國(guó)產(chǎn)工業(yè)級(jí)方案 ...
FPGA設(shè)計(jì)的經(jīng)驗(yàn)技巧
FPGA（Field-Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。...
2023-01-12 標(biāo)簽：FPGAC語(yǔ)言VerilogHDL 929
FPGA與ADC數(shù)字輸出的各種接口協(xié)議和標(biāo)準(zhǔn)
現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)輸出的接口是一項(xiàng)常見(jiàn)的工程設(shè)計(jì)挑戰(zhàn)。本文簡(jiǎn)要介紹各種接口協(xié)議和標(biāo)準(zhǔn)，并提供有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。...
AM信號(hào)生成中的注意點(diǎn)
一步步來(lái)嘛，首先肯定要產(chǎn)生兩個(gè)頻率不同的余弦波cos(w0t)，cos（wct）。立馬想到調(diào)用系統(tǒng)自帶的DDS IP核來(lái)實(shí)現(xiàn)嘛，這是最簡(jiǎn)單的方法。我在網(wǎng)上還看到一個(gè)自己通過(guò)導(dǎo)coe文件來(lái)模擬DDS然后來(lái)產(chǎn)...
2023-01-10 標(biāo)簽：FPGAC語(yǔ)言調(diào)制信號(hào) 4123
FPGA開(kāi)發(fā)流程：詳解每一環(huán)節(jié)的物理含義和實(shí)現(xiàn)目標(biāo)
FPGA的開(kāi)發(fā)流程是遵循著ASIC的開(kāi)發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開(kāi)發(fā)流程總體按照?qǐng)D1進(jìn)行，有些步驟可能由于其在當(dāng)前項(xiàng)目中的條件的寬度的允許，可以免去，比如靜態(tài)仿真過(guò)程，這樣...
如何完成一個(gè)FPGA工程？
prj為工程文件存放目錄；rtl為verilog可綜合代碼存放目錄；tb為測(cè)試文件存放目錄；image為設(shè)計(jì)相關(guān)圖片存放目錄；doc為設(shè)計(jì)相關(guān)文檔存放目錄；prj文件夾下還建立了子文件夾ip，用于存放quartus中...
2023-01-10 標(biāo)簽：FPGAFPGA芯片Verilog HDL 1033
淺析FPGA的應(yīng)用領(lǐng)域
FPGA 最初的應(yīng)用領(lǐng)域也是傳統(tǒng)的應(yīng)用領(lǐng)域，通信領(lǐng)域，但隨著信息產(chǎn)業(yè)以及微電子計(jì)數(shù)發(fā)展，F(xiàn)PGA的應(yīng)用范圍編輯航空航天、汽車、醫(yī)療、工業(yè)控制等領(lǐng)域。下面分4個(gè)方面介紹FPGA的用武之地：視...
2023-01-09 標(biāo)簽：FPGA圖像處理工業(yè)控制FPGAJPEG圖像處理工業(yè)控制目標(biāo)識(shí)別 8100
FPGA技術(shù)的流水線設(shè)計(jì)思想解析
濾波器系數(shù)與本系列第2篇中相同，系統(tǒng)設(shè)置20MHz采樣率，1.5MHz通帶截止頻率、8.5MHz阻帶截止頻率，對(duì)1MHz+9MHz的疊加信號(hào)濾波。上圖中所有加法器（AddSub）和乘法器（Mult）中的Latency都為0，即純組...
基于Kintex-7 FPGA的核心板電路設(shè)計(jì)
核心板結(jié)構(gòu)尺寸為65(mm)× 85(mm)。整個(gè)開(kāi)發(fā)系統(tǒng)的結(jié)構(gòu)如圖1所示，實(shí)物圖如圖2所示。該板很適合高速數(shù)據(jù)通信；視頻采集、視頻輸出、消費(fèi)電子；機(jī)器視覺(jué)、工業(yè)控制；項(xiàng)目研發(fā)前期驗(yàn)證；電子...
2023-01-09 標(biāo)簽：FPGA芯片電路設(shè)計(jì)核心板Kintex-7 4879
FPGA的基礎(chǔ)知識(shí)及其工作原理
每一塊FPGA芯片都是由有限多個(gè)帶有可編程連接的預(yù)定義源組成來(lái)實(shí)現(xiàn)一種可重構(gòu)數(shù)字電路。...
2023-01-09 標(biāo)簽：FPGA數(shù)字電路FPGA芯片隨機(jī)存取存儲(chǔ)器 2329
打開(kāi)通往30億美元增量市場(chǎng)的新大門(mén)
全新低功耗中端Avant FPGA平臺(tái)的面世，不但意味著萊迪思邁入了中端FPGA供應(yīng)商的行列，還打開(kāi)了一扇通往30億美元增量市場(chǎng)的新大門(mén)。 ? 與此前的產(chǎn)品相比，主要面向通信、計(jì)算、工業(yè)和汽車等...
FPGA的開(kāi)發(fā)流程及仿真技術(shù)解析
FPGA的開(kāi)發(fā)流程是遵循著ASIC的開(kāi)發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開(kāi)發(fā)流程總體按照?qǐng)D1進(jìn)行，有些步驟可能由于其在當(dāng)前項(xiàng)目中的條件的寬度的允許，可以免去。...
FPGA設(shè)計(jì)的7項(xiàng)原則介紹
異步電路的邏輯核心是用組合邏輯電路實(shí)現(xiàn)，比如異步的FIFO/RAM讀寫(xiě)信號(hào)，地址譯碼等電路。電路的主要信號(hào)、輸出信號(hào)等并不依賴于任何一個(gè)時(shí)鐘性信號(hào)，不是由時(shí)鐘信號(hào)驅(qū)動(dòng)FF產(chǎn)生的。...
FPGA架構(gòu)及相關(guān)基本概念
FPGA(Field Programmable Gate Array, 現(xiàn)場(chǎng)可編程邏輯陣列)是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路...
萊迪思推出全新低功耗中端Avant FPGA平臺(tái)
與現(xiàn)有的中端FPGA相比，得益于專為低功耗設(shè)計(jì)的可編程結(jié)構(gòu)、功耗優(yōu)化的嵌入式存儲(chǔ)器和DSP、低功耗高性能SERDES與I/O設(shè)計(jì)、內(nèi)置協(xié)議邏輯等全方位優(yōu)化措施，Avant系列產(chǎn)品的功耗比同類競(jìng)品器件...
2023-01-04 標(biāo)簽：dspFPGA嵌入式存儲(chǔ)器 940
萊迪思Avant-E FPGA器件為網(wǎng)絡(luò)邊緣處理而生
隨著Avant平臺(tái)的推出，萊迪思為市場(chǎng)注入了新的可能性。萊迪思Avant旨在將行業(yè)領(lǐng)先的低功耗、小尺寸和高性能優(yōu)勢(shì)引入中端FPGA。...
2022-12-30 標(biāo)簽：FPGA萊迪思計(jì)算機(jī)視覺(jué) 849
利用FPGA的可編程能力以及相關(guān)的工具來(lái)準(zhǔn)確估算功耗
AMD-Xilinx在20nm & 16nm節(jié)點(diǎn)Ultrascale系列器件使用FinFET工藝，F(xiàn)inFET與Planar相比在相同速度條件下功耗低20%-50%。...
2022-12-29 標(biāo)簽：FPGA設(shè)計(jì)asic晶體管 2341
7系列FPGA為核心的宇航用整體解決方案
宇航用7系列FPGA產(chǎn)品支持最高工作頻率為800MHz，內(nèi)部包含可編程邏輯模塊、DSP單元、塊存儲(chǔ)單元、高速串行接口、PCIe等豐富的邏輯資源和IP核資源，能夠滿足高、中、低等各種資源數(shù)量的應(yīng)用需...
2022-12-29 標(biāo)簽：FPGA存儲(chǔ)器FPGA存儲(chǔ)器電平轉(zhuǎn)換 3012
Verilog電路設(shè)計(jì)之單bit跨時(shí)鐘域同步和異步FIFO
FIFO用于為匹配讀寫(xiě)速度而設(shè)置的數(shù)據(jù)緩沖buffer，當(dāng)讀寫(xiě)時(shí)鐘異步時(shí)，就是異步FIFO。多bit的數(shù)據(jù)信號(hào)，并不是直接從寫(xiě)時(shí)鐘域同步到讀時(shí)鐘域的。...
基于FPGA的模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器
如果時(shí)鐘頻率為75MHz(1/4采樣頻率)并且有兩條可通過(guò)DDR對(duì)器件進(jìn)行采樣的數(shù)據(jù)總線，則可非常輕松地執(zhí)行恢復(fù)操作。這類ADC對(duì)輸入時(shí)序要求較為寬松。...
FPGA PCIE調(diào)試及DSP代碼的講解
DSP存在PCIE_DATA 0x60000000~0x6FFFFFFF這段地址。在這段地址中寫(xiě)數(shù)據(jù)會(huì)觸發(fā)outbound寫(xiě)機(jī)制，在這段地址中讀數(shù)據(jù)會(huì)觸發(fā)outbound讀機(jī)制。...
FPGA芯片結(jié)構(gòu)介紹及工作原理解析
由于FPGA需要被反復(fù)燒寫(xiě)，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。...
FPGA設(shè)計(jì)硬件語(yǔ)言Verilog中的參數(shù)化
FPGA 設(shè)計(jì)的硬件語(yǔ)言Verilog中的參數(shù)化有兩種關(guān)鍵詞：define 和 paramerter,參數(shù)化的主要目的是代碼易維護(hù)、易移植和可讀性好。...
2022-12-26 標(biāo)簽：FPGA設(shè)計(jì)VerilogC語(yǔ)言 1476
Achronix Speedcore eFPGA IP性能介紹
相對(duì)于FPGA+SoC的方案，集成了eFPGA的SoC或者ASIC將在功耗、單位成本、延遲和連接帶寬方面獲得巨大收益，其價(jià)值已經(jīng)得到全球數(shù)十家頂級(jí)創(chuàng)新公司驗(yàn)證。...
萊迪思推出Avant平臺(tái)，解鎖FPGA創(chuàng)新新高度
如今的企業(yè)面臨著諸多挑戰(zhàn)：快速變化的技術(shù)環(huán)境、對(duì)互連和智能似乎無(wú)止盡的需求以及網(wǎng)絡(luò)邊緣數(shù)據(jù)的爆發(fā)式增長(zhǎng)。系統(tǒng)設(shè)計(jì)人員和開(kāi)發(fā)人員比以往任何時(shí)候都更需要高效靈活的處理解決方案...
如何解決FPGA高速時(shí)序收斂問(wèn)題
隨著物聯(lián)網(wǎng)、機(jī)器人、無(wú)人機(jī)、可穿戴/植入設(shè)備等低功耗便攜式設(shè)備越來(lái)越普及，超低功耗SoC芯片技術(shù)也面臨著越來(lái)越大的挑戰(zhàn)。為了降低這些SoC芯片的功耗，人們提出了如上圖所示的各種技...
2022-12-21 標(biāo)簽：FPGA機(jī)器人物聯(lián)網(wǎng)同步器 1507
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
