可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
FPGA技術(shù)：學(xué)習(xí)IIC協(xié)議的五種狀態(tài)
數(shù)據(jù)傳輸態(tài)：數(shù)據(jù)傳輸態(tài)，又可以分為讀和寫兩個(gè)部分，過程都是一樣的，就合在一起了，都是在SCL為低電平的時(shí)候，SDA將數(shù)據(jù)發(fā)送，在SCL為高電平的時(shí)候，將數(shù)據(jù)接收。...
2022-09-05 標(biāo)簽：FPGASCLIIC協(xié)議 2387
基于硬件描述語言HDL的FPGA開發(fā)
基于硬件描述語言HDL，抽象出HLS（High-Level Synthesis)（翻譯為高層次綜合？怎么聽起來都沉得別扭）技術(shù)，通過高層設(shè)計(jì)去隱藏很多底層邏輯和細(xì)節(jié)，讓FPGA的開發(fā)更加簡單。...
可編程邏輯電路設(shè)計(jì)—如何提高集成電路的可靠性
NBTI是指在較高溫度和負(fù)偏壓下，pMOS界面處的Si-H鍵斷裂產(chǎn)生界面陷阱，柵氧化層陷阱也會俘獲空穴，這些都會引起pMOS閾值電壓漂移，導(dǎo)致電路因時(shí)序無法滿足而出現(xiàn)功能錯(cuò)誤。...
2022-09-02 標(biāo)簽：集成電路ESD可編程邏輯ESDESD保護(hù)電路可編程邏輯集成電路 1687
FPGA可以用來對FPGA EDA進(jìn)行加速設(shè)計(jì)
這本書研究了加速EDA算法的硬件平臺，如ASIC，F(xiàn)PGA和GPU。覆蓋范圍包括討論在何種條件下使用一個(gè)平臺優(yōu)于另一個(gè)平臺，例如，當(dāng)EDA問題具有高度的數(shù)據(jù)并行性時(shí)，GPU通常是首選平臺，而當(dāng)問題...
FPGA所能應(yīng)用的領(lǐng)域的六大類
在數(shù)字信號處理領(lǐng)域 FPGA 同樣所向披靡，主要是因?yàn)樗母咚俨⑿刑幚砟芰ΑPGA最大優(yōu)勢是其并行處理機(jī)制，即利用并行架構(gòu)實(shí)現(xiàn)數(shù)字信號處理的功能。...
2022-08-31 標(biāo)簽：FPGA數(shù)字信號處理通信系統(tǒng) 1064
FPGA太強(qiáng)了，就是有點(diǎn)小貴！
很多粉絲問我，嵌入式方向中的FPGA怎么樣？收入如何？ 前言 講述FPGA前，我們先講講當(dāng)年中興被制裁的問題。 美國前總統(tǒng)特朗普曾經(jīng)發(fā)布過一條禁令，由于中興違反了美國的某個(gè)條例，禁止美...
2022-08-31 標(biāo)簽：FPGA 3071
可編程邏輯電路設(shè)計(jì)—可制造性設(shè)計(jì)DFM
隨著集成電路工藝進(jìn)入納米尺度，集成電路制造面臨日益嚴(yán)重的挑戰(zhàn)。例如，采用193nm波長光源的亞波長光刻導(dǎo)致硅片圖形嚴(yán)重畸變，化學(xué)機(jī)械拋光工藝導(dǎo)致互連線在高度方向發(fā)生嚴(yán)重偏差，工...
中科億海微：堅(jiān)持全面自主研發(fā)道路
1984年，美國公司推出全球第一款FPGA產(chǎn)品。FPGA芯片的技術(shù)門檻非常高，一直處于美國公司的壟斷之下。處于領(lǐng)跑地位的Xilinx在該領(lǐng)域深耕了30多年，積累了豐富的技術(shù)和經(jīng)驗(yàn)，建立了完整的FPG...
verilog基礎(chǔ)之規(guī)范化參數(shù)定義parameter
參數(shù)傳遞經(jīng)常用于頂層的參數(shù)傳遞給子模塊，這樣我們只需要關(guān)注頂層實(shí)體的內(nèi)容，把子模塊的內(nèi)容當(dāng)做一個(gè)黑箱子即可，這也是非常實(shí)用的。...
Vitis HLS介紹及工作流程
這種方法還可以更好地與團(tuán)隊(duì)方法一起使用，并且可以創(chuàng)建可跨多個(gè)項(xiàng)目使用的加速內(nèi)核庫（IP）。另一個(gè)優(yōu)點(diǎn)是應(yīng)用于可編程邏輯實(shí)現(xiàn)的優(yōu)化駐留在 .xo 文件中，無需在每次使用算法時(shí)重新進(jìn)...
FPGA學(xué)習(xí)-總結(jié)fifo設(shè)計(jì)中深度H的計(jì)算
對于fifo來說，H的設(shè)置至關(guān)重要。既要保證功能性，不溢出丟數(shù)，也要保證性能流水。深度設(shè)置過小會影響功能，過大又浪費(fèi)資源。因此，總結(jié)下fifo設(shè)計(jì)中深度H的計(jì)算。...
可編程邏輯電路—版圖驗(yàn)證工具的作用
版圖驗(yàn)證工具不僅要支持扁平化驗(yàn)證，而且要支持層次化驗(yàn)證。扁平化驗(yàn)證是版圖驗(yàn)證工具的基礎(chǔ)；層次化驗(yàn)證充分利用版圖層次，可以有效避免重復(fù)報(bào)錯(cuò)和提高處理版圖的速度。對于大規(guī)模版...
FPGA學(xué)習(xí)之CRC校驗(yàn)
其中有的CRC寄存器初始值設(shè)置為全1，如以太網(wǎng)的CRC32，目的就是為了能檢測出數(shù)據(jù)前面的0的個(gè)數(shù)。1234算出來的CRC，跟01234算出來的，不一樣，這就能應(yīng)對前面帶0的數(shù)據(jù)了。...
FPGA布線為什么會擁塞呢？如何解決呢
此類問題是FPGA設(shè)計(jì)實(shí)現(xiàn)中比較棘手的問題，Xilinx針對7系列及以后的UltraScale/UltraScale+等，提出了UltraFast設(shè)計(jì)方法論，用于指導(dǎo)該系列器件的成功設(shè)計(jì)和實(shí)現(xiàn)，完成復(fù)雜系統(tǒng)設(shè)計(jì)。...
FPGA內(nèi)部邏輯結(jié)構(gòu)實(shí)現(xiàn)的基礎(chǔ)
只有在腦海中建立了一個(gè)個(gè)邏輯模型，理解FPGA內(nèi)部邏輯結(jié)構(gòu)實(shí)現(xiàn)的基礎(chǔ)，才能明白為什么寫Verilog和寫C整體思路是不一樣的，才能理解順序執(zhí)行語言和并行執(zhí)行語言的設(shè)計(jì)方法上的差異。在看到...
有關(guān)AXI IIC和PS IIC的自調(diào)試技巧
AXI IIC 和 PS IIC 控制器都符合 NXP IIC 總線規(guī)范。用戶必須確保其選擇使用的從設(shè)備的時(shí)序參數(shù)與UM10204 的第 48 頁上的“表 10”中的參數(shù)相同。...
基于FPGA 架構(gòu)的微控制器子系統(tǒng)實(shí)現(xiàn)
該入門套件包含一個(gè)系統(tǒng)級模塊 （SOM），其中包含帶有相關(guān)存儲器和時(shí)鐘的 Microsemi SmartFusion2 FPGA SoC 器件，以及一個(gè)承載原型設(shè)計(jì)區(qū)域、電源轉(zhuǎn)換器和電源管理 IC 的 SmartFusion2 基板，該入門套...
2022-08-25 標(biāo)簽：微控制器FPGA電源轉(zhuǎn)換器嵌入式開發(fā) 834
工具使MCU+FPGA編程變得輕而易舉
自從商業(yè)上可行的 FPGA 出現(xiàn)以來，嵌入式設(shè)計(jì)人員就已經(jīng)實(shí)現(xiàn)了異構(gòu)架構(gòu)。最初，F(xiàn)PGA 主要用作處理系統(tǒng)、外設(shè)和 I/O 之間接口的粘合邏輯。但隨著 FPGA 技術(shù)的改進(jìn)，市場擴(kuò)大到在嵌入式系統(tǒng)中...
FPGA電路中的毛刺現(xiàn)象
和所有的數(shù)字電路一樣，毛刺也是FPGA電路中的棘手問題，它的出現(xiàn)會影響電路工作的穩(wěn)定性，可靠性，嚴(yán)重時(shí)會導(dǎo)致整個(gè)數(shù)字系統(tǒng)的誤動(dòng)作和邏輯紊亂。...
邏輯綜合工具的工作流程
執(zhí)行算法邏輯（加、減、乘、除及復(fù)雜的組合運(yùn)算）優(yōu)化。例如，乘法器有多種實(shí)現(xiàn)方式， 相應(yīng)地會產(chǎn)生多種時(shí)序、功耗及面積，如何根據(jù)目標(biāo)設(shè)定選出最合適的結(jié)構(gòu)將對最后的綜合結(jié)果有重...
中科億海微實(shí)現(xiàn)可編程邏輯芯片軟硬件的全面自主可控
8月22日，2022中國國際智能產(chǎn)業(yè)博覽會在重慶開幕，作為我國智能產(chǎn)業(yè)領(lǐng)域最具影響力的盛會，來自國內(nèi)外的500多家參展單位展示前沿科技。中科億海微電子科技（蘇州）有限公司（簡稱“中科...
FPGA的組成、類型及應(yīng)用
現(xiàn)場可編程門陣列 (FPGA) 是數(shù)字 IC(集成電路)，使硬件設(shè)計(jì)工程師能夠根據(jù)他們的要求對定制的數(shù)字邏輯進(jìn)行編程。術(shù)語“現(xiàn)場可編程”意味著IC的數(shù)字邏輯在其制造(或制作)期間不是固定的，而...
python之集合set的基本步驟分享
區(qū)別就是remove的元素在set當(dāng)中沒有的話會報(bào)錯(cuò)，而discard不會...
現(xiàn)場可編程門陣列FPGA設(shè)計(jì)驗(yàn)證的主流技術(shù)是什么
現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）是在PAL、GAL、CPLD的基礎(chǔ)上產(chǎn)生的。它屬于一種半定制電路，與全定制電路相比，開發(fā)成本較低，功能可擴(kuò)展，同時(shí)又提供了較多的邏輯單元。...
可編程邏輯電路設(shè)計(jì)
PLD可編程器件的發(fā)展方向是高密度、高速度、低功耗。隨著PLD的設(shè)計(jì)規(guī)模越來越大，電子設(shè)計(jì)自動(dòng)化（EDA）已經(jīng)成為其主要設(shè)計(jì)手段。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
