可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
FPGA芯片對于5G發(fā)展的重要性
在半導(dǎo)體的歷史上，F(xiàn)PGA在設(shè)計實現(xiàn)和電子系統(tǒng)中扮演著重要的角色。這就是為什么我們在《Fabless：半導(dǎo)體工業(yè)的轉(zhuǎn)型》一書中加入了FPGA的歷史，并在2019年版中增加了關(guān)于Achronix歷史的新章節(jié)。...
FPGA地盤占了不少，ASIC也依舊玩得愉快
FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB、輸出輸入模塊IOB和內(nèi)部連線三個部分?，F(xiàn)場可編程門陣列(FPGA)是可編程器件。...
如何在4mA至20mA的電流環(huán)路發(fā)送器中使用LT8618
電流環(huán)路是控制環(huán)路中普遍存在的組件，可以雙向工作：它們將測量結(jié)果從傳感器傳遞給可編程邏輯控制器(PLC)，反之，也可將控制輸出從PLC傳遞給工藝調(diào)制裝置。...
2022-08-07 標(biāo)簽：開關(guān)穩(wěn)壓器LDO穩(wěn)壓器降壓穩(wěn)壓器可編程邏輯控制器LDO穩(wěn)壓器可編程邏輯控制器開關(guān)穩(wěn)壓器電流環(huán)路降壓穩(wěn)壓器 1732
當(dāng)光子集成電路（PIC）的進(jìn)入了FPGA時代
集成光子學(xué)將傳統(tǒng)光子系統(tǒng)（例如電信和數(shù)據(jù)中心中的那些）的關(guān)鍵組件縮小到單個半導(dǎo)體芯片上。將所有東西單片集成可以顯著影響整體性能、增加帶寬、減小尺寸、降低功耗并提高傳統(tǒng)光子...
2022-08-06 標(biāo)簽：FPGA半導(dǎo)體芯片光芯片 1707
FPGA中GPU深度學(xué)習(xí)面臨的挑戰(zhàn)
三維圖形是 GPU 擁有如此大的內(nèi)存和計算能力的根本原因，它與 深度神經(jīng)網(wǎng)絡(luò) 有一個共同之處：都需要進(jìn)行大量矩陣運(yùn)算。...
2022-08-06 標(biāo)簽：FPGA神經(jīng)網(wǎng)絡(luò)深度學(xué)習(xí) 1349
基于微控制器的FPGA達(dá)到目標(biāo)
FPGA 供應(yīng)商一直在故意推動 FPGA 架構(gòu)中不斷擴(kuò)大的分歧。主要供應(yīng)商要么傾向于使用具有高性能應(yīng)用處理器的 SoC FPGA，要么提供不帶處理器的低端 FPGA。服務(wù)器群和高性能計算等應(yīng)用程序需要不...
FPGA 應(yīng)用的電源模塊的選擇
FPGA的電源 通常包括開關(guān)穩(wěn)壓器和線性穩(wěn)壓器的組合，以合理的效率提供不同的電壓和穩(wěn)定的電源。設(shè)計這樣的電源并非易事，但通過將電路基于將多個開關(guān)和線性穩(wěn)壓器集成到單個芯片中的電...
2022-08-05 標(biāo)簽：FPGA開關(guān)穩(wěn)壓器線性穩(wěn)壓器 2632
SpinalHDL中如何優(yōu)雅地實現(xiàn)寄存器總線讀寫
通過bus slave factory，我們可以方便地實現(xiàn)寄存器讀寫，其提供了一系列寄存器讀寫方法。這里列舉幾個常用的方法(完整的方法列表可參照SpinalHDL-Doc)：...
FPGA時序約束一如何查看具體錯誤的時序路徑
時間裕量包括建立時間裕量和保持時間裕量（setup slack和hold slack）。從字面上理解，所謂“裕量”即富余的、多出的。什么意思呢？即保持最低要求的建立時間或保持時間所多出的時間，那么“...
2022-08-04 標(biāo)簽：FPGA 1163
什么是交互式人工智能（AI）？Speedster7t架構(gòu)如何實現(xiàn)更高的計算效率
交互式人工智能（CAI）使用機(jī)器學(xué)習(xí)（ML）的子集深度學(xué)習(xí)（DL），通過機(jī)器實現(xiàn)語音識別、自然語言處理和文本到語音的自動化。CAI流程通常用三個關(guān)鍵的功能模塊來描述： 1.語音轉(zhuǎn)文本（...
2022-08-04 標(biāo)簽：語音識別人工智能機(jī)器學(xué)習(xí) 1440
什么是“算力網(wǎng)絡(luò)”？算力的分類
FPGA，是可編程集成電路。它可以通過硬件編程來改變內(nèi)部芯片的邏輯結(jié)構(gòu)，但軟件是深度定制的，執(zhí)行專門任務(wù)。 ASIC，是專用集成電路。顧名思義，它是為專業(yè)用途而定制的芯片，其絕大部...
2022-08-04 標(biāo)簽：FPGA云計算數(shù)據(jù)中心CPU處理器 3994
基于Intel Agilex FPGA的新型存儲卡和服務(wù)器級解決方案
BittWare還新增了Intel I系列FPGA產(chǎn)品，推出支持高性能接口的IA-440i和IA-640i加速器，包括400G以太網(wǎng)和PCIeGen 5。這些最新的型號與BittWare現(xiàn)有的IntelAgilex F系列產(chǎn)品相得益彰，是市場上數(shù)一數(shù)二基于F...
簡化Xilinx FPGA的電源系統(tǒng)設(shè)計
因此，在這個早期階段，您需要準(zhǔn)確的最壞情況功耗分析，以便您可以適當(dāng)?shù)卦O(shè)計系統(tǒng)的電源部分。如果電源系統(tǒng)設(shè)計不足，則可能意味著 FPGA 的運(yùn)行超出規(guī)范，可能會降低其性能甚至影響可靠...
2022-08-04 標(biāo)簽：FPGADC-DC轉(zhuǎn)換器電源系統(tǒng) 795
如何現(xiàn)場對硬件進(jìn)行編程呢
首先是性能問題，相同邏輯結(jié)構(gòu)的FPGA因為其靈活性肯定要比ASIC性能要差挺多。注意，這邊用詞是相同邏輯結(jié)構(gòu)，聽說過FPGA加速電路嗎？...
2022-08-03 標(biāo)簽：SDRAM邏輯電路asicFPGA開發(fā)板 2060
SoC FPGA與MCU主要優(yōu)勢和劣勢對比
多核架構(gòu)的代碼開發(fā)有點類似于使用 SoC FPGA 時的代碼開發(fā)，只是硬件加速是由 DSP 內(nèi)核而不是可編程結(jié)構(gòu)完成的。...
單片機(jī)到底是如何軟硬件結(jié)合的
初學(xué)者，通常有一個困惑，就是為什么軟件能控制硬件？就像當(dāng)年的51，為什么只要寫P1=0X55，就可以在IO口輸出高低電平？要理清這個問題，先要認(rèn)識一個概念：地址空間。...
基于FPGA的CNN加速項目案例解析
使用 C 語言的OpenCL 2a并行編程擴(kuò)展來補(bǔ)充基于 FPGA 的 CNN 加速應(yīng)用程序的開發(fā)。適用于卷積神經(jīng)網(wǎng)絡(luò)的 FPGA 器件的一個示例是英特爾可編程解決方案集團(tuán) （PSG）的Arria 10系列器件，其正式名稱為...
2022-08-02 標(biāo)簽：FPGA人工智能卷積神經(jīng)網(wǎng)絡(luò) 3364
為何看門狗定時器對IoT至關(guān)重要
使用具有窗口式看門狗特性的看門狗。 這類看門狗需要等待一段最短時間后才能被清零。 如果在窗口啟動前嘗試清零，看門狗將進(jìn)行系統(tǒng)復(fù)位。 這樣可防止失控軟件超馳看門狗計時器。...
基于FPGA的流環(huán)路控制解決方案
一旦在啟動時配置了 MCU，使用 TI 方法實現(xiàn)控制環(huán)路所需的大部分工作就是提供適當(dāng)?shù)闹袛喾?wù)例程 （ISR） 來處理電機(jī)控制任務(wù)。TI 使用快速控制回路示例軟件模塊中提供的 MotorControlISR 功能演...
Verilog在設(shè)計時候的不方便地方
從Verilog發(fā)布到今天，其已經(jīng)經(jīng)歷了四十年的風(fēng)雨，早期的“電路”設(shè)計Verilog的確很方便，尤其在那個年代，其也崔進(jìn)了集成電路的發(fā)展。但是“老”不代表方便，尤其高速發(fā)展的今天，集成電...
一種在線修改Xilinx FPGA嵌入式RAM比特流的方法
今天給大家推薦今年FCCM2021上的一篇文章，介紹了一種可以在線Xilinx FPGA內(nèi)部RAM內(nèi)容的工作，重點是論文相關(guān)的工作還是開源的。...
如何在Vitis中把設(shè)置信息傳遞到底層的Vivado
在Vitis完成這個過程的底層，實際調(diào)用的是Vivado。Vitis會指定默認(rèn)的Vivado策略來執(zhí)行綜合和實現(xiàn)的步驟。當(dāng)默認(rèn)的Vivado策略無法達(dá)到預(yù)期的時序要求時，我們需要在Vivado中分析時序問題的原因,...
使用網(wǎng)絡(luò)實例比較FPGA RTL與HLS C/C++的區(qū)別
HLS的FPGA開發(fā)方法是只抽象出可以在C/C++環(huán)境中輕松表達(dá)的應(yīng)用部分。通過使用Vivado(Xilinx)或Intel(Quartus)工具，HLS工具流程基本上可用于任何BittWare板。...
Xilinx FPGA的MultiBoot功能介紹和實現(xiàn)
IPROG(Internal program) command在Golden Image里面可以通過設(shè)置bitstream setting里面的next configuration address (BITSTREAM.CONFIG.NEXT_CONFIG_ADDR)，或者在HDL代碼使用ICAPE3原語來設(shè)定加載地址值；...
雪球期權(quán)價格計算的FPGA實現(xiàn)
本文為解決基于C++的傳統(tǒng)定價程序帶來的處理時間長、延遲高、處理速率低的問題，提出并實現(xiàn)了一種基于FPGA的并行流水線計算處理設(shè)計，能夠完成對雪球期權(quán)的定價功能，并使用HLS開發(fā)模式...
Xilinx系列FPGA SelectIO簡介
FPGA是電子器件中的萬能芯片，Xilinx FPGA處于行業(yè)龍頭地位更是非常靈活。FPGA管腳兼容性強(qiáng)，能跟絕大部分電子元器件直接對接。Xilinx SelectIO支持電平標(biāo)準(zhǔn)多，除MIPI C-PHY電平（三電平標(biāo)準(zhǔn)）外，...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
