可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
中科億海微可編程邏輯芯片已成功適配國產(chǎn)多種元器件
2022年8月18-20日，中科億海微電子科技（蘇州）有限公司（簡(jiǎn)稱“中科億海微”）如邀參加了在南京國際博覽中心舉辦的2022世界半導(dǎo)體大會(huì)暨南京國際半導(dǎo)體博覽會(huì)。...
如何定義新一代FPGA芯片
2022年8月19日，以“圖象視界，形智未來”為主題的中國圖象圖形大會(huì)（CCIG 2022）在成都正式拉開帷幕。6位院士領(lǐng)銜百余位國內(nèi)頂尖學(xué)者及知名企業(yè)專家，共話圖像圖形學(xué)術(shù)研究與技術(shù)創(chuàng)新趨勢(shì)...
關(guān)于奇數(shù)分頻器
第一步：分別使用原時(shí)鐘上升沿和下降沿產(chǎn)生兩個(gè)計(jì)數(shù)器(基于上升沿計(jì)數(shù)的cnt1和基于下降沿計(jì)數(shù)的cnt2),計(jì)數(shù)器在計(jì)數(shù)到2N時(shí),計(jì)數(shù)器歸零重新從零開始計(jì)數(shù),依次循環(huán)...
2022-08-22 標(biāo)簽：分頻器計(jì)數(shù)器時(shí)鐘頻率 1362
時(shí)序不滿足的典型案例及解決方法
原先的時(shí)序報(bào)告： 根據(jù)時(shí)序報(bào)告中的路徑提示，在ILA的某個(gè)路徑上建立時(shí)間過長(zhǎng)，而程序中并未例化ila的核，只是使用了chipscrop.。所以猜測(cè)是chipscrop部分的路徑時(shí)序不收斂。 于是去除了名為...
使用ISERDES接收高速串行數(shù)據(jù)
但是，在內(nèi)部處理信號(hào)時(shí)，數(shù)據(jù)信號(hào)往往是多bit信號(hào)，而傳輸過程中需要用到單bit串行傳輸技術(shù)，所以，中間需要有一個(gè)轉(zhuǎn)換器，實(shí)現(xiàn)并串轉(zhuǎn)換，這就需要用到SERDES技術(shù)。...
2022-08-20 標(biāo)簽：FPGA轉(zhuǎn)換器DDRSerDes數(shù)據(jù)總線 6807
使用Idelay對(duì)接收端時(shí)序進(jìn)行補(bǔ)救
同樣，為了減小相同參考時(shí)鐘下Idelay2與IDELAYCTRL 的FPGA內(nèi)部走線延時(shí)，必須使用IODELAY_GROUP將它們綁定在一起，使用方法參考上面的做法。...
指針進(jìn)階第五站：函數(shù)指針！
定義一個(gè)函數(shù)指針，指向的函數(shù)有兩個(gè)int形參并且返回一個(gè)函數(shù)指針，返回的指針指向一個(gè)有一個(gè)int形參且返回int的函數(shù)？下面哪個(gè)是正確的？...
現(xiàn)場(chǎng)可編程門陣列FPGA片內(nèi)的程序儲(chǔ)存方式
雖然現(xiàn)場(chǎng)可優(yōu)化CPLD和FPGA都包含大量的可編程邏輯單元，但它們的系統(tǒng)結(jié)構(gòu)存在很大的差別。與CPLD相比，F(xiàn)PGA的連接單元更多，雖然靈活卻也更加復(fù)雜；而CPLD的連接單元較少，延遲時(shí)間更加方便...
Enclustra在Mi-V全球峰會(huì)上首發(fā)基于Microchip PolarFire?的核心板
? 合集關(guān)鍵字 ：Mi-V峰會(huì)；Microchip；Polarfire SOC FPGA；Mercury+ MP1; RISC-V 今年， Enclustra 發(fā)布了其首款基于 Microchip Polarfire? SoC 的系統(tǒng)級(jí)模塊 Mercury+ MP1 。 這款功能強(qiáng)大的SOM提供了靈活性和效率的理...
FPGA的上電過程介紹
目前，大多數(shù)FPGA芯片是基于 SRAM 的結(jié)構(gòu)的， 而 SRAM 單元中的數(shù)據(jù)掉電就會(huì)丟失，因此系統(tǒng)上電后，必須要由配置電路將正確的配置數(shù)據(jù)加載到 SRAM 中，此后 FPGA 才能夠正常的運(yùn)行。...
2022-08-15 標(biāo)簽：FPGA芯片數(shù)據(jù)軟件 3129
FPGA管腳的調(diào)整技巧
完成上述步驟之后，就可以按照正常的BGA出線方式把所有的信號(hào)腳進(jìn)行引出，并按照走線順序?qū)优帕校沁B接上，如圖12-4所示，飛線是交叉的，但是不直接連上。最后保存好所有文檔。...
SDRAM控制器設(shè)計(jì)
由時(shí)序圖可知初始化大概的過程為：上電后等待電源VDD和時(shí)鐘信號(hào)穩(wěn)定100μs(期間命令為空命令)，同時(shí)在100μs內(nèi)設(shè)置CKE(時(shí)鐘使能)信號(hào)為高。隨后對(duì)所有Bank發(fā)送預(yù)充電(PRECH ARGE)命令，發(fā)送兩次自...
深度拆解熱門電子產(chǎn)品，貿(mào)澤電子推出新一季《爆款拆評(píng)》系列視頻
Mouser宣布推出新一季《爆款拆評(píng)》系列視頻，通過對(duì)華為Watch GT3、蘋果magsafe充電套裝、飛利浦行車記錄儀 GoSure3201等目前市場(chǎng)熱門電子產(chǎn)品進(jìn)行拆解評(píng)測(cè)，讓工程師看到這些產(chǎn)品背后的設(shè)計(jì)思路...
2022-08-11 標(biāo)簽：電子產(chǎn)品汽車電子拆解智能手表 1820
什么是pergroups呢，它的作用是什么？
PostgreSQL9．5版本引入了group by的分組集合功能，提供了GROUPING SETS，CUBE，ROLLUP參數(shù)。這些新的標(biāo)準(zhǔn)SQL選項(xiàng)可以讓用戶在一次查詢中生成多個(gè)不同級(jí)別或者多維度的報(bào)表，而不是像以前一樣需要幾...
2022-08-11 標(biāo)簽：SQL 2125
將FPGA技術(shù)與mcu相結(jié)合單芯片解決方案
ARM 低功耗內(nèi)核與 Actel 的 Flash Freeze 實(shí)時(shí)電源管理系統(tǒng)相結(jié)合，可實(shí)現(xiàn) 1 mW 的待機(jī)功率額定值，而在所有 50 K 四輸入基于查找表的邏輯時(shí)仍可達(dá)到令人印象深刻的 10 mW 功耗元素通電。...
fpga與asic的區(qū)別在哪里
FPGA（Field－ProgrammableGateArray），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了...
使用FPGA技術(shù) DIY 板全力以赴用于無線物聯(lián)網(wǎng)
自己動(dòng)手 （DIY） 制造商運(yùn)動(dòng)繼續(xù)發(fā)展，鼓勵(lì)硬件和軟件供應(yīng)商在更高性能和更低成本方面相互跨越。他們還積極爭(zhēng)取社區(qū)參與，以添加更多軟件并擴(kuò)大其關(guān)鍵的支持生態(tài)系統(tǒng)，作為回報(bào)，他們...
2022-08-11 標(biāo)簽：FPGA物聯(lián)網(wǎng) 1444
FPGA時(shí)序分析時(shí)fast corner和slow corner是什么？
與雙極晶體管不同，在不同的晶片之間以及在不同的批次之間，MOSFETs 參數(shù)變化很 大。為了在一定程度上減輕電路設(shè)計(jì)任務(wù)的困難，工藝工程師們要保證器件的性能在某 個(gè)范圍內(nèi)。...
2022-08-10 標(biāo)簽：FPGA時(shí)序FPGASiCMOSFETs時(shí)序 3709
FPGA執(zhí)行通信密集型任務(wù)優(yōu)勢(shì) FPGA部署方式特點(diǎn)及限制
FPGA可針對(duì)數(shù)據(jù)包步驟數(shù)量搭建同等數(shù)量流水線（流水線并行結(jié)構(gòu)），數(shù)據(jù)包經(jīng)多個(gè)流水線處理后可即時(shí)輸出。GPU數(shù)據(jù)并行模式依托不同數(shù)據(jù)單元處理不同數(shù)據(jù)包，數(shù)據(jù)單元需一致輸入、輸出。...
FPGA的設(shè)計(jì)原理 FPGA和CPLD的區(qū)別
FPGA采用SRAM進(jìn)行功能配置，可重復(fù)編程，但系統(tǒng)掉電后，SRAM中的數(shù)據(jù)丟失，因此，需要在FPGA外加EPROM，將配置數(shù)據(jù)寫入其中，系統(tǒng)每次上電自動(dòng)將數(shù)據(jù)引入SRAM中。...
關(guān)于FPGA SelectIO信號(hào)設(shè)計(jì)
本章提供了選擇I/O標(biāo)準(zhǔn)、拓?fù)浣Y(jié)構(gòu)和終端的一些策略，并為更詳細(xì)的決策和驗(yàn)證提供了仿真和測(cè)量方面的指導(dǎo)。...
基于FPGA的模擬 I2C協(xié)議設(shè)計(jì)
今天給大俠帶來基于FPGA的 模擬 I2C 協(xié)議設(shè)計(jì)，由于篇幅較長(zhǎng)，分三篇。今天帶來第三篇，下篇，程序的仿真與測(cè)試。話不多說，上貨。...
2022-08-09 標(biāo)簽：FPGA數(shù)據(jù)傳輸通信接口代碼 1129
Xilinx FPGA收發(fā)器參考時(shí)鐘設(shè)計(jì)要求
FPGA收發(fā)器GTX/GTH參考時(shí)鐘接口提供兩種連接方式：LVDS（如圖1所示）和LVPECL（如圖2所示）。我們?cè)谶x擇晶振時(shí)，至少要支持其中一種接口輸出電平標(biāo)準(zhǔn)。圖2所示的電阻值為一般推薦值，實(shí)際偏置...
為您的FPGA應(yīng)用程序供電
現(xiàn)場(chǎng)可編程門陣列（FPGA）在終端市場(chǎng)受到廣泛關(guān)注和廣泛應(yīng)用。本文檔概述了對(duì) FPGA 電源的要求和相關(guān)問題。還將討論瑞薩最新的數(shù)字電源模塊，可作為FPGA應(yīng)用的電源解決方案，并以ISL8274M為...
從FPGA的角度看AMD收購Xilinx事件
對(duì)于10K器件，F(xiàn)PGA解決方案的成本為300萬美元，ASIC的成本為4100萬美元。因此，對(duì)于10K的批量生產(chǎn)，如果能夠滿足其他技術(shù)要求，F(xiàn)PGA無疑是贏家。將數(shù)量提高到一個(gè)新的水平，我們會(huì)看到類似的...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
