可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
FPGA設(shè)計(jì)人員轉(zhuǎn)向云端機(jī)器學(xué)習(xí)
Plunify 工程師設(shè)計(jì)了一種解決方案來(lái)解決性能和時(shí)序挑戰(zhàn)，使用機(jī)器學(xué)習(xí)技術(shù)來(lái)關(guān)閉時(shí)序并優(yōu)化 FPGA 設(shè)計(jì)，分析過(guò)去的編譯結(jié)果以預(yù)測(cè)最佳綜合/布局布線參數(shù)和布局位置。而且，當(dāng)然，該工...
關(guān)于工程安全保護(hù)的FPGA設(shè)計(jì)方案
AES-EFUSE是將密鑰存儲(chǔ)在FPGA內(nèi)置的，只能寫入一次的EFUSE寄存器中，同時(shí)必須使用原廠的JTAG Cable。寫入后密鑰將永遠(yuǎn)保存在EFUSE中，用于解密。...
2022-07-04 標(biāo)簽：FPGA 3670
如何制作一個(gè)帶OLED顯示屏的可編程袖珍電源
作為業(yè)余愛(ài)好者，我們經(jīng)常需要為原型供電，檢查項(xiàng)目的電壓、電流、功率限制，測(cè)試新購(gòu)買的組件。在這項(xiàng)工作中始終需要可變電源。但不幸的是，并非我們所有人都有工作臺(tái)/實(shí)驗(yàn)室電源。...
淺談FPGA的時(shí)序約束四大步驟
很多讀者對(duì)于怎么進(jìn)行約束，約束的步驟過(guò)程有哪些等，不是很清楚。明德?lián)P根據(jù)以往項(xiàng)目的經(jīng)驗(yàn)，把時(shí)序約束的步驟，概括分成四大步...
可編程邏輯控制器解決方案
近年來(lái)，隨著科技的飛速發(fā)展，從“制造”向“智造”轉(zhuǎn)型的故事正在全球迅速上演。無(wú)論是井然有序的自動(dòng)化工廠還是數(shù)字化的信息管理系統(tǒng)，無(wú)一不在彰顯智造時(shí)代的到來(lái)。然而智能制造這...
2022-07-01 標(biāo)簽：東芝plc數(shù)字信號(hào)可編程邏輯控制器plc東芝可編程邏輯控制器數(shù)字信號(hào)輸入模塊 3179
關(guān)于openEuler軟件包加固測(cè)試的經(jīng)驗(yàn)
做軟件包加固測(cè)試最重要的是要熟悉Linux的操作指令與shell腳本語(yǔ)言。因?yàn)檐浖窃跉W拉服務(wù)器上運(yùn)行，需要通過(guò)Linux指令來(lái)部署相關(guān)環(huán)境并且執(zhí)行軟件包功能。...
FPGA中實(shí)現(xiàn)信號(hào)延時(shí)的資源消耗
在FPGA設(shè)計(jì)中我們經(jīng)常會(huì)遇到對(duì)一個(gè)信號(hào)進(jìn)行延時(shí)的情況，一般只延時(shí)一個(gè)或幾個(gè)CLK時(shí)，通常是直接打拍，如果要延時(shí)的CLK較多時(shí)，我們會(huì)選擇移位寄存器IP核，而有時(shí)為了方便，我們常常會(huì)使用...
FPGA的開發(fā)流程分析
FPGA開發(fā)的具體難度，與軟件開發(fā)有輸入、編譯、鏈接、執(zhí)行步驟對(duì)應(yīng)的就是設(shè)計(jì)輸入、綜合、布局布線、下載燒寫，F(xiàn)PGA開發(fā)只是為了確保這核心實(shí)現(xiàn)主干路每一個(gè)環(huán)節(jié)的成功性加了其他的修飾...
2022-06-30 標(biāo)簽：FPGA電路設(shè)計(jì)FPGA開發(fā)流程電路設(shè)計(jì) 4752
需要需求可追溯性的五個(gè)主要原因
這為考慮Spec-Tracer改進(jìn)變更管理、促進(jìn)更好的項(xiàng)目管理以及提供組織、連接和跟蹤 FPGA 開發(fā)周期的有效方式提供了另一個(gè)理由。...
先進(jìn)FPGA開發(fā)工具中的時(shí)序分析
1. 概述 對(duì)于現(xiàn)今的FPGA芯片供應(yīng)商，在提供高性能和高集成度獨(dú)立FPGA芯片和半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）產(chǎn)品的同時(shí)，還需要提供性能卓越且便捷易用的開發(fā)工具。本文將以一家領(lǐng)先的FPGA解決方案提供...
FPGA不斷發(fā)展以滿足不斷變化的計(jì)算需求
通用 FPGA 可在邏輯利用率上節(jié)省 50% 的典型邏輯，并類似地減少延遲，因此可以輕松支持浮點(diǎn)功能，并靈活地實(shí)現(xiàn)更廣泛的運(yùn)算符混合（例如加法器/減法器與乘法器的更大比例） ，同時(shí)保持處...
芯片IP機(jī)遇大爆發(fā)，安謀科技或?qū)⒊蔀椤邦I(lǐng)跑者”
我國(guó)半導(dǎo)體產(chǎn)業(yè)正處于快速發(fā)展期，AI、5G、自動(dòng)駕駛等新興方向推動(dòng)著產(chǎn)業(yè)的快速升級(jí)；但與此同時(shí)，我國(guó)發(fā)展半導(dǎo)體仍面臨著關(guān)鍵環(huán)節(jié)無(wú)法自給的現(xiàn)狀，提升國(guó)產(chǎn)化率成為重要的時(shí)代命題。...
邊緣的超低功耗關(guān)鍵短語(yǔ)檢測(cè)
BNN 可以檢測(cè)多達(dá)十個(gè) 1 秒的關(guān)鍵短語(yǔ)，非常適合通過(guò)語(yǔ)音進(jìn)行 HMI。為了提高檢測(cè)精度，僅在連續(xù)檢測(cè)發(fā)生時(shí)才使用時(shí)域過(guò)濾器來(lái)報(bào)告關(guān)鍵短語(yǔ)檢測(cè)。...
淺談SDR設(shè)計(jì)SWaP和性能之間的權(quán)衡
在地面站中，尺寸/重量要求較為寬松，但必須始終考慮功耗，尤其是在偏遠(yuǎn)地區(qū)應(yīng)用時(shí)。最重要的性能參數(shù)是通道靈敏度（主要由 SNR 和 SFDR 定義）和調(diào)諧范圍。因此，使用具有更高分辨率和采...
2022-06-22 標(biāo)簽：pcb射頻SDR模數(shù)轉(zhuǎn)換器 6566
基于FPGA的信號(hào)發(fā)生器系統(tǒng)結(jié)構(gòu)分析
本設(shè)計(jì)相位累加器設(shè)定為32位，正弦表數(shù)據(jù)為8位，因此在ROM查找表里的容量為232×8=34，359，738，368（bits），在理論上這可以獲得精細(xì)的頻率分辨率，但是這么大容量的數(shù)據(jù)卻很難實(shí)現(xiàn)。...
2022-06-21 標(biāo)簽：FPGA寄存器信號(hào)發(fā)生器相位累加器 8179
IPD芯片出貨量超10億顆，芯和半導(dǎo)體亮相IMS2022
2022年6月**日，中國(guó)上海訊——國(guó)內(nèi)EDA、IPD行業(yè)的領(lǐng)軍企業(yè)芯和半導(dǎo)體于正在美國(guó)丹佛舉行的2022年IMS展會(huì)上宣布，其IPD芯片累計(jì)出貨量已首超10億顆。 芯和半導(dǎo)體在集成無(wú)源器件IPD 和系統(tǒng)級(jí)封裝...
2022-06-21 標(biāo)簽：芯和半導(dǎo)體IPD芯和半導(dǎo)體 2103
基于SRAM技術(shù)的Xilinx FPGA
現(xiàn)代PLD的核電源為內(nèi)部多數(shù)電路供電，所消耗的功率也最高。每一次新工藝的出現(xiàn)，都會(huì)產(chǎn)生新的核電源要求。支持PLD輔助電路的核電電源用于配置邏輯電路、時(shí)鐘管理以及其他輔助功能電路。...
典型的基于RTL的ASIC設(shè)計(jì)流程分析
FPGA的前端設(shè)計(jì)流程類似于ASIC，但后端不同。FPGA的后端部分與ASIC的主要區(qū)別在于FPGA的布局和布線。對(duì)于ASIC，place and route軟件決定IC的制造方式。...
如何在FPGA和ASIC之間做選擇
需要門級(jí)驗(yàn)證：FPGA 和 ASIC 一樣需要設(shè)計(jì)級(jí)驗(yàn)證。但是，F(xiàn)PGA 在門級(jí)不是細(xì)粒度的，因此它們不需要門級(jí)驗(yàn)證。您將每個(gè)門都放置在 ASIC 設(shè)計(jì)中，因此您需要驗(yàn)證每個(gè)門。...
FPGA高速收發(fā)器的高速Serdes均衡技術(shù)
CTLE（連續(xù)時(shí)間線性均衡）是一種應(yīng)用于接收的線性濾波器，可衰減低頻信號(hào)分量，放大奈奎斯特頻率附近的分量，并衰減更高頻率，這樣就抵消了通道的低通特性。...
FPGA高速收發(fā)器如何解決信號(hào)完整性問(wèn)題
反射是因?yàn)樽杩共黄ヅ浜蛃tub引起的。例如線寬不一樣，就會(huì)引起阻抗不匹配，信號(hào)傳輸中經(jīng)過(guò)的耦合電容、過(guò)孔等都是阻抗不匹配的位置。...
2022-06-17 標(biāo)簽：FPGA信號(hào)完整性 8870
FPGA衍生出的eFPGA和eASIC技術(shù)
縱觀國(guó)內(nèi)知名的FPGA廠商，基本也都擁有自家的EDA軟件和工具鏈。比如復(fù)旦微的自主研發(fā)EDA軟件Procise、中科億海微的全新軟件架構(gòu)和高性能算法的EDA軟件eLinx1.0。...
PCIM Asia 2022國(guó)際研討會(huì)
PCIM Asia 2022 國(guó)際電力元件、可再生能源管理研討會(huì)將于2022年8月31日至9月2日在PCIM Asia展覽會(huì)期間舉辦。作為學(xué)術(shù)與行業(yè)的紐帶，研討會(huì)將邀請(qǐng)行業(yè)專家和學(xué)者，就電力電子的前沿技術(shù)信息及市場(chǎng)...
2022-06-15 標(biāo)簽：pcim 1303
FPGA也能片上調(diào)試嗎？
STM32等單片機(jī)，使用J-Link或ST-Link等調(diào)試器，可以進(jìn)行在線調(diào)試，由于C代碼是順序執(zhí)行的，我們可以插入斷點(diǎn)，讓程序停在我們需要的位置，或者是實(shí)時(shí)查看一些變量的數(shù)值，大大提高了我們D...
AMD的CPU架構(gòu)之路
作為MCM之間互聯(lián)的接口，CAKE一直和memory 控制器跑在相同的時(shí)鐘域。但是在加入更多的計(jì)算單元，特別是FPGA之后，這個(gè)時(shí)鐘區(qū)域不會(huì)像之前那么簡(jiǎn)單了。...
消除ISO 26262功能安全認(rèn)證過(guò)程中的各種障礙
Microchip?Technology Inc. 功能安全技術(shù)工程師 Jacob Lunn Lassen? ? 現(xiàn)今，汽車的各種應(yīng)用中無(wú)不使用數(shù)百到數(shù)千種半導(dǎo)體和其他組件，例如觸摸界面、車載充電器、電池管理系統(tǒng)等等。嚴(yán)格的國(guó)際標(biāo)準(zhǔn)...
FPGA SoC的驗(yàn)證挑戰(zhàn)與解決方案
這種生成方法為 FPGA 開發(fā)人員提供了對(duì)傳統(tǒng)“燒毀和攪動(dòng)”重新編程周期的巨大改進(jìn)，因?yàn)樵趯?shí)驗(yàn)室中一個(gè)一個(gè)地發(fā)現(xiàn)了錯(cuò)誤。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
