可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開(kāi)發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
FPGA設(shè)計(jì)技巧分享
一般情況下，系統(tǒng)中統(tǒng)一用posedge避免用negedge，降低設(shè)計(jì)的復(fù)雜度，可減少出錯(cuò)。...
2022-07-27 標(biāo)簽：FPGA時(shí)序邏輯Verilog HDL 1432
RAM——單口、雙口、簡(jiǎn)單雙口、真雙口的區(qū)別
在 WE = 0 時(shí)，兩個(gè)口均為讀出口，A 口的地址線 ADDR[3:0] 的地址為 0，在 SPO[7:0] 上讀出數(shù)據(jù) 17，B 口的地址線 DPRA[3:0] 為 0，在 DPO[7:0] 上讀出數(shù)據(jù) 17；...
使用MicroPython在Raspberry Pi上通過(guò)雙核編程的多線程控制LED
在本教程中，我們將使用 MicroPython在 Raspberry Pi Pico 上通過(guò)雙核編程的多線程控制兩個(gè) LED 。...
2022-07-25 標(biāo)簽：ledledMicropython 9316
Xilinx FPGA管腳物理約束介紹
引言：本文我們簡(jiǎn)單介紹下Xilinx FPGA管腳物理約束，包括位置（管腳）約束和電氣約束。...
幾個(gè)用FPGA破解的項(xiàng)目
在密碼領(lǐng)域，美國(guó)一直在向全世界推廣MD5密碼，還多次聲稱：沒(méi)人能破解我們的MD5密碼，就連著名的密碼學(xué)家Biham，也把破解MD5密碼作為一生的夢(mèng)想。（這是多年前的言論。不要過(guò)度解讀，做個(gè)...
FPGA所能應(yīng)用的領(lǐng)域
FPGA 大家應(yīng)該都聽(tīng)過(guò)，那么我們能用它做什么，我們學(xué)會(huì)它之后在未來(lái)我可以從事哪些領(lǐng)域的工作？...
FPGA上部署深度學(xué)習(xí)的算法模型的方法以及平臺(tái)
今天給大家介紹一下FPGA上部署深度學(xué)習(xí)的算法模型的方法以及平臺(tái)。希望通過(guò)介紹，算法工程師在FPGA的落地上能“稍微”緩和一些，小白不再那么迷茫。...
2022-07-22 標(biāo)簽：FPGA可編程深度學(xué)習(xí)FPGA可編程深度學(xué)習(xí)算法模型 5082
ZYNQ7020的程序固化
階段0，主要是運(yùn)行芯片內(nèi)部固化的BootROM程序，這個(gè)BootROM主要是識(shí)別啟動(dòng)模式（spi/sd/nand/nor/）是哪一種？...
通過(guò)FPGA和芯片實(shí)現(xiàn)視頻處理的電路設(shè)計(jì)
圖像是用各種觀測(cè)系統(tǒng)以不同形式和手段觀測(cè)客觀世界而獲得的，可以直接或間接作用于人眼進(jìn)而產(chǎn)生視知覺(jué)的實(shí)體。...
如何從PCB到FPGA獲取用戶時(shí)鐘
引言：7系列FPGA具有多個(gè)時(shí)鐘路由資源，以支持各種時(shí)鐘方案和要求，包括高扇出、短傳播延遲和極低的偏移。...
2022-07-22 標(biāo)簽：FPGApcb時(shí)鐘緩沖器時(shí)鐘 1178
Xilinx 7系列FPGA架構(gòu)之時(shí)鐘路由資源介紹
7系列FPGA擁有豐富的時(shí)鐘資源。各種緩沖器類型、時(shí)鐘輸入管腳和時(shí)鐘連接，可以滿足許多不同的應(yīng)用需求。選擇合適的時(shí)鐘資源可以改善布線、性能和一般FPGA資源利用率。BUFGCTRL（最常用作...
2022-07-22 標(biāo)簽：FPGA時(shí)鐘緩沖器bufferFPGA時(shí)鐘緩沖器 4098
FPGA幫助改進(jìn)機(jī)器學(xué)習(xí)的模型訓(xùn)練過(guò)程
FPGA傳統(tǒng)上被用作設(shè)計(jì)新數(shù)字芯片的早期驗(yàn)證原型已經(jīng)很久了，但隨著機(jī)器學(xué)習(xí)技術(shù)的出現(xiàn)，F(xiàn)PGA體現(xiàn)出了有別于傳統(tǒng)應(yīng)用更多的特質(zhì)。...
2022-07-22 標(biāo)簽：FPGA模型機(jī)器學(xué)習(xí) 1206
機(jī)器學(xué)習(xí)技術(shù)和FPGA的聯(lián)系
最早的ML應(yīng)用實(shí)現(xiàn)是軟件導(dǎo)向的，并對(duì)CPU和GPU產(chǎn)生了巨大影響。但CPU和GPU面臨的挑戰(zhàn)在于其巨大的功耗——即使對(duì)于數(shù)據(jù)中心來(lái)說(shuō)也是這樣?！叭藗?cè)囍密浖?shí)現(xiàn)創(chuàng)新，但卻無(wú)法控制功耗...
2022-07-22 標(biāo)簽：FPGA數(shù)據(jù)中心機(jī)器學(xué)習(xí) 1453
鎖相環(huán)的基本概念
鑒相器將輸入周期信號(hào)的相位與壓控振蕩器輸出信號(hào)的相位進(jìn)行比較，得到相位差θc，PD將θc轉(zhuǎn)換為誤差電壓信號(hào)ud(t)輸出。誤差電壓通過(guò)環(huán)路濾波器進(jìn)行濾波，濾除交流成分，濾波的過(guò)程即為...
FPGA工程師是如何實(shí)現(xiàn)復(fù)雜系統(tǒng)設(shè)計(jì)的
為了在越來(lái)越復(fù)雜的系統(tǒng)設(shè)計(jì)中，F(xiàn)PGA工程師之間保持高效溝通和工作推進(jìn)，這就需要找到一個(gè)適合的設(shè)計(jì)方法論。目標(biāo)是通過(guò)在設(shè)計(jì)團(tuán)隊(duì)之間建立一個(gè)通用的方法來(lái)提高FPGA設(shè)計(jì)團(tuán)隊(duì)的生產(chǎn)力，...
如何在FPGA中實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)
在5G無(wú)線、衛(wèi)星通信、雷達(dá)探測(cè)、航天測(cè)控等復(fù)雜系統(tǒng)設(shè)計(jì)中，F(xiàn)PGA工程師扮演著重要角色。...
2022-07-22 標(biāo)簽：FPGA工程師系統(tǒng)設(shè)計(jì) 1616
可編程邏輯芯片EQ6GL9的典型技術(shù)參數(shù)
中科億海微神針系列可編程邏輯芯片EQ6GL9具有小尺寸和超低靜態(tài)功耗的顯著優(yōu)勢(shì)，最小尺寸為11mm×11mm，最低靜態(tài)電流為2mA，支持塑封和陶封兩種封裝類型的多種封裝方式，可替換國(guó)外知名可編...
全面解析跨時(shí)鐘域信號(hào)處理問(wèn)題
由于亞穩(wěn)態(tài)的輸出在穩(wěn)定下來(lái)之前可能是毛刺、振蕩、固定的某一電壓值，因此亞穩(wěn)態(tài)除了導(dǎo)致邏輯誤判之外，輸出在0~1之間的中間電壓值還會(huì)使下一級(jí)產(chǎn)生亞穩(wěn)態(tài)（導(dǎo)致亞穩(wěn)態(tài)的傳播）。...
2022-07-21 標(biāo)簽：同步器 1598
英特爾FPGA中國(guó)創(chuàng)新中心的鏈接產(chǎn)業(yè)與人才 助FPGA人才走向?qū)崙?zhàn)
當(dāng)前，5G、人工智能、自動(dòng)駕駛等技術(shù)快速發(fā)展，應(yīng)用場(chǎng)景也愈加廣泛，這背后，有著靈活高效、高性能、低功耗等優(yōu)勢(shì)的可編程芯片F(xiàn)PGA功不可沒(méi)。隨著應(yīng)用場(chǎng)景的擴(kuò)大，F(xiàn)PGA的市場(chǎng)規(guī)模也迎來(lái)...
驗(yàn)證中的FPGA原型驗(yàn)證 FPGA原型設(shè)計(jì)面臨的挑戰(zhàn)是什么？
什么是FPGA原型？? FPGA原型設(shè)計(jì)是一種成熟的技術(shù)，用于通過(guò)將RTL移植到現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）來(lái)驗(yàn)證專門(mén)應(yīng)用的集成電路（ASIC），專用標(biāo)準(zhǔn)產(chǎn)品（ASSP）和片上系統(tǒng)（SoC）的功能和性能。?...
2022-07-19 標(biāo)簽：FPGAasic原型設(shè)計(jì)soc 2511
使用PCAM和Display Port添加IP內(nèi)核展示FPGA處理圖像的能力
在這個(gè)項(xiàng)目中，我們將探索使用 PCAM（FMC擴(kuò)展板） 和 Display Port 建立和運(yùn)行圖像處理。然后，我們可以添加圖像處理 IP 內(nèi)核以進(jìn)一步展示FPGA的處理圖像的能力。...
深入理解FPGA Verilog HDL語(yǔ)法(二)
今天給大俠帶來(lái)的是一周掌握FPGA Verilog HDL 語(yǔ)法，今天開(kāi)啟第二天。上一篇提到了整數(shù)型以及參數(shù)型，此篇我們繼續(xù)來(lái)看變量以及后續(xù)其他內(nèi)容，結(jié)合實(shí)例理解理論語(yǔ)法，會(huì)讓你理解運(yùn)用的更加...
2022-07-18 標(biāo)簽：FPGA變量Verilog HDL 2666
深入理解FPGA Verilog HDL語(yǔ)法(一)
今天給大俠帶來(lái)的是一周掌握FPGA Verilog HDL 語(yǔ)法，今天開(kāi)啟第一天，下面咱們廢話就不多說(shuō)了，一起來(lái)看看吧。...
解析FPGA從SPI Flash啟動(dòng)配置數(shù)據(jù)時(shí)的地址問(wèn)題
fpga 上電時(shí)，默認(rèn)是從 flash 的 0x00 地址開(kāi)始讀數(shù)據(jù)。...
如何開(kāi)始做可編程邏輯設(shè)計(jì)的架構(gòu)？
高效的架構(gòu)和實(shí)現(xiàn)應(yīng)盡可能利用供應(yīng)商的現(xiàn)有IP核。確定可以在整個(gè)體系結(jié)構(gòu)中重用的模塊也是明智的，例如控制算法或通信總線。我的設(shè)計(jì)中有3個(gè)FPGA需要構(gòu)建，因此識(shí)別可以通用的模塊將在...
FPGA三段式描述狀態(tài)機(jī)的好處
先談?wù)劦诙c(diǎn)關(guān)于思維習(xí)慣。我發(fā)現(xiàn)有些人會(huì)有這樣一種習(xí)慣，先用一段式狀態(tài)機(jī)實(shí)現(xiàn)功能，仿真ok后，再將其轉(zhuǎn)成三段式，他們對(duì)這種開(kāi)發(fā)方式的解釋是一段式更直觀，可以更便捷的構(gòu)建功能...
2022-07-14 標(biāo)簽：FPGA計(jì)數(shù)器狀態(tài)機(jī) 2577
基于FPGA的嵌入式圖像處理系統(tǒng)設(shè)計(jì)
只有在腦海中建立了一個(gè)個(gè)邏輯模型，理解FPGA內(nèi)部邏輯結(jié)構(gòu)實(shí)現(xiàn)的基礎(chǔ)，才能明白為什么寫(xiě)Verilog和寫(xiě)C整體思路是不一樣的，才能理解順序執(zhí)行語(yǔ)言和并行執(zhí)行語(yǔ)言的設(shè)計(jì)方法上的差異。在看到...
2022-07-14 標(biāo)簽：FPGA嵌入式時(shí)序邏輯電路 1859
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
