完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > 反相器
反相器是可以將輸入信號(hào)的相位反轉(zhuǎn)180度，這種電路應(yīng)用在模擬電路，比如說音頻放大，時(shí)鐘振蕩器等。在電子線路設(shè)計(jì)中，經(jīng)常要用到反相器。
文章：247個(gè) 瀏覽：45367次 帖子：60個(gè)
Altium Designer的使用教學(xué)與技巧分享（四）
對(duì)于很多的電子行業(yè)從業(yè)者或者是在校電子類專業(yè)的大學(xué)生，那一定有聽過鼎鼎大名的Altium Designer軟件了，這個(gè)軟件可以說是五臟俱全，涵蓋了電子行...
其實(shí)像這些基本的電路、比如D觸發(fā)器、Schmitt Trigger，MUX等這些電路在PDK中很多工藝都是有的，但是很多情況下我們需要自己設(shè)計(jì)有某些功能...
CMOS器件的輸入信號(hào)上升時(shí)間為什么不能太長(zhǎng)？
CMOS器件的輸入信號(hào)上升時(shí)間或下降時(shí)間統(tǒng)稱為輸入轉(zhuǎn)換時(shí)間，輸入轉(zhuǎn)換時(shí)間過長(zhǎng)也稱為慢CMOS輸入。如果輸入信號(hào)上升時(shí)間過長(zhǎng)，超過器件手冊(cè)允許的最大輸入轉(zhuǎn)...
本文介紹了CMOS器件輸入、輸出級(jí)電路所含CMOS反相器的電路結(jié)構(gòu)和工作原理，從理論上分析了CMOS器件的靜態(tài)功耗是0。然后分析了實(shí)際CMOS器件靜態(tài)電...
數(shù)字電路中，可能會(huì)有上萬個(gè)互聯(lián)的反相器，而在模擬電路中卻看不到上萬個(gè)放大器。
模擬IC設(shè)計(jì)原理圖1：邏輯電路是如何通過MOS管實(shí)現(xiàn)的
今天來聊聊我們常用的邏輯電路是如何通過MOS管實(shí)現(xiàn)的。
2023-10-30 標(biāo)簽：邏輯電路IC設(shè)計(jì)MOS管 8.2k 0
首先，在相應(yīng)終端下鍵入virtuoso，啟動(dòng)后出現(xiàn)以下窗口。
CMOS也叫互補(bǔ)金屬-氧化物-半導(dǎo)體集成電路，它在速度、功耗、兼容性等方面性能優(yōu)越，因而得到日益廣泛的應(yīng)用，特別適合制作小型和便攜式的電子作品。
反相器，是數(shù)字集成電路最基本的電路之一。由一個(gè)pmos和一個(gè)nmos組成，輸入信號(hào)IN接到pmos和nmos的柵極，輸出信號(hào)OUT由漏極引出
信號(hào)完整性學(xué)習(xí)筆記之高速邏輯電路介紹
主要介紹幾種邏輯電路的高速特性包括 ITL 邏輯電路、 CMOS 邏輯電路、 ECL 邏輯電0路，和 LVDS 器件的基本結(jié)構(gòu)、 工作原理和特點(diǎn)，以及邏...
2023-09-25 標(biāo)簽：三極管反相器信號(hào)完整性 3.1k 0
Cadence Virtuoso設(shè)計(jì)的一個(gè)反相器LVS驗(yàn)證案例
一個(gè)版圖設(shè)計(jì)好以后，產(chǎn)生的錯(cuò)誤可能是多連了一根鋁線造成的Short，或者是少連了幾根鋁線造成的Open，這樣的低級(jí)錯(cuò)誤對(duì)芯片來說都是致命的，因此編輯好的...
最近看到一個(gè)反相器做振蕩器的電路，于是找了些資料與各位同好分享一下學(xué)習(xí)總結(jié)。
RS485屬于半雙工總線，在實(shí)際使用時(shí)一般采用主機(jī)輪詢或令牌傳遞的方法來分配總線控制權(quán)，RS485設(shè)備需要進(jìn)行發(fā)送和接收的方向轉(zhuǎn)換。比較通用的做法是，每...
如何使用Verilog硬件描述語言描述時(shí)序邏輯電路？
時(shí)序邏輯電路的特點(diǎn)是輸出信號(hào)不僅與電路的輸入有關(guān)，還與電路原來的狀態(tài)有關(guān)。
2023-09-17 標(biāo)簽：FPGA設(shè)計(jì)反相器D觸發(fā)器 4.8k 0
今天學(xué)習(xí)的是反相器鏈電路的建立和前仿真，說的簡(jiǎn)單點(diǎn)就是反相器的原理圖仿真，和用AD畫原理圖一樣，開始是設(shè)計(jì)庫，后面是根據(jù)庫中的器件畫原理圖
今天的內(nèi)容包括：反相器鏈路版圖驗(yàn)證步驟和模擬版圖驗(yàn)證中常見的問題及修改。
關(guān)于IO單元環(huán)設(shè)計(jì)的學(xué)習(xí)（2）
與普通電路的版圖設(shè)計(jì)順序不同，I/O單元環(huán)設(shè)計(jì)首先進(jìn)行版圖設(shè)計(jì)，之后再進(jìn)行電路版圖設(shè)計(jì)。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
