完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13045個(gè) 瀏覽:640059次 帖子:8011個(gè)
在Xilinx FPGA上單源SYCL C++實(shí)現(xiàn)運(yùn)行的方法
在此Xilinx研究實(shí)驗(yàn)室演示中,解釋了單源SYCL C ++示例以及生成在Xilinx FPGA上運(yùn)行的硬件實(shí)現(xiàn)的方法。
歡迎閱讀有關(guān)如何將Amazon F1實(shí)例與Xilinx Ultrascale Plus FPGA配合使用的介紹性視頻。 在本練習(xí)中,我們將在一個(gè)簡(jiǎn)單的...
如何利用C/C++編寫應(yīng)用程序加速內(nèi)核運(yùn)行
SDAccel編譯器支持OpenCL C,C和C ++,用于定義FPGA執(zhí)行的內(nèi)核功能。 了解如何利用用C / C ++編寫的現(xiàn)有函數(shù)作為FPGA上運(yùn)...
Visual System Integrator的特點(diǎn)與功能介紹
System View的Visual System Integrator是一個(gè)革命性的工具,使用戶能夠在同一個(gè)直觀的圖形環(huán)境中描述平臺(tái)規(guī)范和構(gòu)建系統(tǒng)。
ICHEC討論了FPGA對(duì)HPC應(yīng)用的適用性,并重點(diǎn)介紹了能夠利用特定FPGA上所有DSP的器件的最佳數(shù)據(jù)模式。 利用Xilinx Virtex-7 ...
AMS技術(shù)何幫助減少器件數(shù)量,提高整體系統(tǒng)性能
該視頻演示了Xilinx模擬混合信號(hào)(AMS)技術(shù)如何幫助減少器件數(shù)量,提高整體系統(tǒng)性能,并增強(qiáng)Xilinx 7系列FPGA的整體安全性,安全性和可靠性。
Xilinx All Programmable空間級(jí)器件的介紹
Xilinx All Programmable空間級(jí)器件
Virtex-7 x690T中PCI Express x8 Gen3端點(diǎn)功能的演示
在Virtex-7 x690T FPGA中首次公開演示集成PCI Express x8 Gen3端點(diǎn)功能
在本視頻中,您將了解Artix-7 FPGA的整體系統(tǒng)功耗和成本。 我們將快速回顧一下Artix-7 FPGA架構(gòu),邏輯架構(gòu),第四代DSP48E1片,...
Xilinx 16nm Kintex UltraScale+器件的性能、功耗和靈活性介紹
該視頻重點(diǎn)介紹了Xilinx 16nm Kintex UltraScale +器件中雙工作電壓的性能,功耗和靈活性。
2018-11-21 標(biāo)簽:fpga賽靈思物聯(lián)網(wǎng) 5.8k 0
See why Cobham chose to use the Artix-7 100T FPGA to reduce the size, weight...
Artix-7 FPGA AC701評(píng)估套件的特點(diǎn)性能與應(yīng)用
查看Artix-7 FPGA AC701評(píng)估套件,該套件具有領(lǐng)先的每瓦特Artix-7系列系統(tǒng)性能,可為您的成本敏感型應(yīng)用提供快速原型設(shè)計(jì)。
Artix-7 A200T收發(fā)器可提供高達(dá)6.6 Gb / s的線速。
AWS F1硬件平臺(tái)的技術(shù)規(guī)范及注意事項(xiàng) (4-2)
此培訓(xùn)視頻介紹了AWS F1硬件平臺(tái)的技術(shù)規(guī)范。 觀看此視頻以了解AWS FPGA中的各個(gè)區(qū)域,了解AWS F1 Shell并查看重要的性能注意事項(xiàng)。
該培訓(xùn)視頻涵蓋了SDAccel RTL內(nèi)核向?qū)В⒃敿?xì)介紹了打包RTL設(shè)計(jì),構(gòu)建FPGA設(shè)計(jì)和生成Amazon FPGA映像(AFI)所涉及的步驟。
以FPGA為基礎(chǔ)的整數(shù)分周比實(shí)現(xiàn)方法詳細(xì)剖析
電動(dòng)機(jī)是各類數(shù)控機(jī)床的重要執(zhí)行部件。要實(shí)現(xiàn)對(duì)電動(dòng)機(jī)的精確位置控制,轉(zhuǎn)子的位置必須能夠被精確的檢測(cè)出來。光電編碼器是目前最常用的檢測(cè)器件。光電編碼器分為增...
2018-11-20 標(biāo)簽:FPGA 1.6k 0
對(duì)SRAM工藝的FPGA進(jìn)行加密的方法淺析
由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝,要求每次上電,對(duì)FPGA器件進(jìn)行重配置,這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流,進(jìn)行克隆設(shè)計(jì)。因此,在關(guān)鍵...
Xilinx FPGA的復(fù)位:全局復(fù)位并不是好的處理方式
通常情況下,復(fù)位信號(hào)的異步釋放,沒有辦法保證所有的觸發(fā)器都能在同一時(shí)間內(nèi)釋放。觸發(fā)器在A時(shí)刻接收到復(fù)位信號(hào)釋放是最穩(wěn)定的,在下一個(gè)時(shí)鐘沿來臨被激活,但是...
如何選擇高效的深度學(xué)習(xí)硬件?剖析GPU、FPGA、ASIC和DSP
第一個(gè)問題是由于 nn-X 采用了固定的 10x10 卷積引擎,而當(dāng)它在執(zhí)行 3x3 卷積時(shí),只有 9% 的 DSP 單元得到了有效利用。這一點(diǎn)后來是通...
2018-11-19 標(biāo)簽:FPGACPU深度學(xué)習(xí) 5.8k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |