完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:13045個(gè) 瀏覽:640066次 帖子:8011個(gè)
EDA工具應(yīng)用在FPGA設(shè)計(jì)和IC設(shè)計(jì)中的應(yīng)用介紹
世界三大EDA廠(chǎng)商一般指的是Cadence, Synopsys, Mentor Graphics,四強(qiáng)的話(huà)好包括Springsoft。就我個(gè)人的理解,S...
FPGA應(yīng)用中EDA工具常見(jiàn)的報(bào)錯(cuò)分析與處理
在用verilog編寫(xiě)代碼的時(shí)候出現(xiàn)錯(cuò)誤提示:“mixed single- and double-edge expressions are not su...
FPGA的開(kāi)發(fā)流程和物理含義和實(shí)現(xiàn)目標(biāo)詳解
FPGA的開(kāi)發(fā)流程是遵循著ASIC的開(kāi)發(fā)流程發(fā)展的,發(fā)展到目前為止,F(xiàn)PGA的開(kāi)發(fā)流程總體按照?qǐng)D1進(jìn)行,有些步驟可能由于其在當(dāng)前項(xiàng)目中的條件的寬度的允許...
ILA就像是你安插在芯片內(nèi)部的一個(gè)監(jiān)控?cái)z像頭
下圖紅框中是ILA捕獲的基本信息,可以看到捕獲深度是8192,這個(gè)是我們之前設(shè)定的。主要是黃色框這個(gè)位置,它表示的是觸發(fā)的位置,0表示從最初開(kāi)始觸發(fā),如...
一種基于FPGA的高性能DNN加速器自動(dòng)生成方案
可是,設(shè)計(jì)一個(gè)基于FPGA的高性能DNN推理加速器還是充滿(mǎn)了困難,它需要寄存器傳輸級(jí)(RTL)編程技巧,硬件驗(yàn)證知識(shí)和豐富的硬件資源分配經(jīng)驗(yàn)等硬件設(shè)計(jì)相...
FPGA開(kāi)發(fā)要懂得使用硬件分析儀調(diào)試——ILA
其實(shí)這兒便很簡(jiǎn)單了,可以直接在畫(huà)布上添加一個(gè)ILA核,再把想要的信號(hào)線(xiàn)連進(jìn)來(lái)就行了呀,都不需要在代碼里定義這個(gè)ILA核。不過(guò)這樣做就說(shuō)明你還沒(méi)能靈活的使...
這里所謂的De-Bayer就是將Bayer格式轉(zhuǎn)換成正常的RGB格式。我們采用雙線(xiàn)性插值法,這是一個(gè)平衡計(jì)算量和圖像質(zhì)量的算法。雙線(xiàn)性插值法是利用它自己...
Xilinx公司的開(kāi)發(fā)軟件Vivado上的在線(xiàn)調(diào)試工具——ILA
“Sample Data Depth”是采樣深度,深度越大意味著能看到的信息量越多。但是要切記一點(diǎn),采樣的數(shù)據(jù)都是要存儲(chǔ)在芯片內(nèi)的RAM里,所以選擇越大...
蜂鳥(niǎo)FPGA開(kāi)發(fā)板及JTAG下載器詳細(xì)說(shuō)明
為了便于初學(xué)者能夠快速地學(xué)習(xí)RISC-V CPU設(shè)計(jì)和RISC-V嵌入式開(kāi)發(fā),蜂鳥(niǎo)E203開(kāi)源MCU原型SoC定制了基于Xilinx FPGA的專(zhuān)用開(kāi)發(fā)...
Vivado工程經(jīng)驗(yàn)與各種時(shí)序約束技巧分享
首先強(qiáng)烈推薦閱讀官方文檔UG903和UG949,這是最重要的參考資料,沒(méi)有之一。它提倡要在設(shè)計(jì)的早期階段就要排除問(wèn)題,越到后期時(shí)序的改善就越困難。其中H...
所謂實(shí)時(shí)頻譜分析儀(實(shí)時(shí)頻譜儀)就是指能實(shí)時(shí)顯示信號(hào)在某一時(shí)刻的頻率成分及相應(yīng)幅度的分析儀。實(shí)時(shí)頻譜分析儀是隨著現(xiàn)代FPGA技術(shù)發(fā)展起來(lái)的一種新式頻譜分...
基于FPGA采樣技術(shù)的等效時(shí)間采樣原理剖析
在現(xiàn)代電子測(cè)量、通訊系統(tǒng)以及生物醫(yī)學(xué)等領(lǐng)域,經(jīng)常涉及對(duì)寬帶模擬信號(hào)進(jìn)行數(shù)據(jù)采集和存儲(chǔ),以便計(jì)算機(jī)進(jìn)一步進(jìn)行數(shù)據(jù)處理。為了對(duì)高速模擬信號(hào)進(jìn)行不失真采集,根...
2018-11-08 標(biāo)簽:FPGA 2.9k 0
淺析單片機(jī)、ARM、FPGA 、嵌入式的特點(diǎn)
自帶廉價(jià)的程序存儲(chǔ)器(FLASH)和非易失的數(shù)據(jù)存儲(chǔ)器(EEPROM)。這些存儲(chǔ)器可多次電擦寫(xiě),使程序開(kāi)發(fā)實(shí)驗(yàn)更加方便,工作更可靠。
深入探討基于SYSTEM C的FPGA設(shè)計(jì)
隨著VLSI的集成度越來(lái)越高,設(shè)計(jì)也越趨復(fù)雜。一個(gè)系統(tǒng)的設(shè)計(jì)往往不僅需要硬件設(shè)計(jì)人員的參與,也需要有軟件設(shè)計(jì)人員的參與。
利用FPGA實(shí)現(xiàn)旋轉(zhuǎn)開(kāi)關(guān)信號(hào)到PC/AT鍵碼轉(zhuǎn)換的設(shè)計(jì)
在專(zhuān)用電路設(shè)計(jì)中,為了方便操作與控制,要對(duì)電路設(shè)計(jì)提出各種具體要求。
基于FPGA的SPI Master Interface設(shè)計(jì)
依據(jù)SPI同步串行接口的通信協(xié)議, 設(shè)計(jì)一個(gè)可配置的、高度靈活的SPI Master 模塊,以滿(mǎn)足正常、異常及強(qiáng)度測(cè)試要求。利用Verilog 語(yǔ)言實(shí)現(xiàn)...
FPGA在實(shí)現(xiàn)自動(dòng)駕駛過(guò)程中的應(yīng)用
作為汽車(chē)從傳統(tǒng)功能車(chē)向智能車(chē)升級(jí)的一項(xiàng)過(guò)渡技術(shù),ADAS隨著汽車(chē)電子的快速發(fā)展,以及相關(guān)安全標(biāo)準(zhǔn)和消費(fèi)需求的不斷提升,近兩年開(kāi)始在量產(chǎn)車(chē)上廣泛搭載,成為...
2018-11-05 標(biāo)簽:FPGA自動(dòng)駕駛 4.5k 0
Speedcore eFPGA IP在異構(gòu)汽車(chē)數(shù)據(jù)處理中的獨(dú)特作用
汽車(chē)網(wǎng)絡(luò)中預(yù)期的分布式計(jì)算架構(gòu)將是異構(gòu)的,需要從網(wǎng)絡(luò)控制到利用深度學(xué)習(xí)節(jié)點(diǎn)的并行對(duì)象識(shí)別的混合計(jì)算資源。
借助Vivado來(lái)學(xué)習(xí)FPGA的各種配置模式
單片機(jī)是基于FLASH結(jié)構(gòu)的,所以單片機(jī)上電直接從本地FLASH中運(yùn)行。但SRAM 架構(gòu)的FPGA是基于SRAM結(jié)構(gòu)的,掉電數(shù)據(jù)就沒(méi)了,所以需要借助外部...
為什么大量的人會(huì)覺(jué)得FPGA難學(xué)?
FPGA內(nèi)部主要三塊:可編程的邏輯單元、可編程的連線(xiàn)和可編程的IO模塊??删幊痰倪壿媶卧鞘裁??其基本結(jié)構(gòu)某種存儲(chǔ)器(SRAM、 FLASH等)制成的4...
換一批
編輯推薦廠(chǎng)商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |