完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:13044個 瀏覽:639999次 帖子:8011個
Virtex-5系統(tǒng)監(jiān)控器的安全管理解決方案
電信行業(yè)要求具有很高的服務(wù)可用性-正如你一拿起電話就希望聽到撥號音一樣。隨著寬帶服務(wù)提供商爭相進(jìn)入音頻和視頻領(lǐng)域(伴隨所謂的“三重播放”的展開),用戶期...
以FPGA為核心的高速數(shù)據(jù)采集控制模塊設(shè)計流程概述
在雷達(dá)、通信、氣象、軍事監(jiān)控及環(huán)境監(jiān)測等領(lǐng)域,現(xiàn)場信號具有重要的作用。這些信號的主要特點是:實時性強(qiáng)、數(shù)據(jù)速率高、數(shù)據(jù)量大、處理復(fù)雜。為能夠完整、準(zhǔn)確地...
2020-01-31 標(biāo)簽:FPGA數(shù)據(jù)采集控制模塊 1.9k 0
在進(jìn)行姿態(tài)解算分享之前,先分享一個踩坑經(jīng)歷。一般來說MPU6050的ID讀出為0x68,淘寶上買到的模塊,基本上都是這個。
在這個項目中,我們的主要目的是開發(fā)一款智能手套,幫助使用手語的人在日常生活中輕松交流。
基于DSP Builder設(shè)計工具實現(xiàn)FPGA控制系統(tǒng)的設(shè)計與仿真分析
控制算法的極大豐富和微電子領(lǐng)域工藝技術(shù)及EDA工具的飛速發(fā)展,使得我們可以將兩個領(lǐng)域的應(yīng)用優(yōu)勢集合在一起,在EDA工具的幫助下便捷快速地在FPGA上可靠...
2020-04-25 標(biāo)簽:dspfpga控制系統(tǒng) 1.9k 0
基于FPGA和單片機(jī)構(gòu)成的電子加密系統(tǒng)的設(shè)計
FPGA/CPLD技術(shù)是近年來計算機(jī)與電子技術(shù)領(lǐng)域的又一場新的革命,為了保護(hù)知識產(chǎn)權(quán),出現(xiàn)了各種層次的針對FPGA的安全加密技術(shù)。常用的方法有:硬件加密...
作者:DigiKey Editor 任何一個電子系統(tǒng)都需要一個微處理器(MPU)內(nèi)核,當(dāng)然也有些系統(tǒng)會選擇微控制器(MCU),或是數(shù)字信號處理器(DSP...
2024-05-05 標(biāo)簽:FPGAmcu嵌入式系統(tǒng) 1.9k 0
利用可編輯邏輯器件實現(xiàn)混沌脈沖源系統(tǒng)的設(shè)計和仿真分析
混沌信號是由確定性動力學(xué)系統(tǒng)產(chǎn)生的類似噪聲的確定性信號。自從混沌同步現(xiàn)象發(fā)現(xiàn)以來,混沌在工程上的應(yīng)用得到了廣泛的研究。由于非常簡單的非線性動力系統(tǒng)就能產(chǎn)...
2020-07-30 標(biāo)簽:fpga轉(zhuǎn)換器模擬電子 1.9k 0
FPGA設(shè)計中SPI的參數(shù)化結(jié)構(gòu)設(shè)計方法
為了避免每次SPI驅(qū)動重寫,直接參數(shù)化,盡量一勞永逸。SPI master有啥用呢,你發(fā)現(xiàn)各種外圍芯片的配置一般都是通過SPI配置的,只不過有三線和四線。
基于FPGA的脈沖神經(jīng)網(wǎng)絡(luò)模型應(yīng)用探索
隨著人工智能技術(shù)的飛速發(fā)展,脈沖神經(jīng)網(wǎng)絡(luò)(Spiking Neural Network, SNN)作為一種模擬生物神經(jīng)系統(tǒng)處理信息的計算模型,因其獨特的...
2024-07-12 標(biāo)簽:FPGA神經(jīng)網(wǎng)絡(luò)人工智能 1.9k 0
本文總結(jié)了FPGA選型的核心原則和流程,旨在為設(shè)計人員提供決策依據(jù),確保項目成功。
FPGA側(cè)重于設(shè)計具有某個功能的硬件電路,內(nèi)部資源是VersaTiles(Actel FPGA)之類的微小單元,F(xiàn)PGA的內(nèi)部單元初始在編程前都是使用的...
綜合,就是在標(biāo)準(zhǔn)單元庫和特定的設(shè)計約束基礎(chǔ)上,把數(shù)字設(shè)計的高層次描述轉(zhuǎn)換為優(yōu)化的門級網(wǎng)表的過程。標(biāo)準(zhǔn)單元庫對應(yīng)工藝庫,可以包含簡單的與門、非門等基本邏輯...
本系統(tǒng)的硬件設(shè)計有本團(tuán)隊成員使用Cadence系列軟件進(jìn)行EDA設(shè)計,包括原理圖庫設(shè)計、原理圖設(shè)計、PCB封裝庫設(shè)計以及PCB設(shè)計。本作品的硬件系統(tǒng)原理...
2023-08-28 標(biāo)簽:fpga液晶顯示器EDA設(shè)計 1.9k 0
首先,什么是XPM?可能很多人沒聽過也沒用過,它的全稱是Xilinx Parameterized Macros,也就是Xilinx的參數(shù)化的宏,跟原語的...
關(guān)于機(jī)器學(xué)習(xí)中的FPGA與SoC應(yīng)用淺析
這些新設(shè)備有兩個主要市場。機(jī)器學(xué)習(xí)中的神經(jīng)網(wǎng)絡(luò)將數(shù)據(jù)分為兩個主要階段:訓(xùn)練和推理,并且在每個階段中使用不同的芯片。雖然神經(jīng)網(wǎng)絡(luò)本身通常駐留在訓(xùn)練階段的...
2018-09-27 標(biāo)簽:FPGASoC機(jī)器學(xué)習(xí) 1.9k 0
FPGA系統(tǒng)復(fù)位過程中的亞穩(wěn)態(tài)原理
在復(fù)位電路中,由于復(fù)位信號是異步的,因此,有些設(shè)計采用同步復(fù)位電路進(jìn)行復(fù)位,并且絕大多數(shù)資料對于同步復(fù)位電路都認(rèn)為不會發(fā)生亞穩(wěn)態(tài),其實不然,同步電路也會...
數(shù)字電壓表設(shè)計教程之使用FPGA實現(xiàn)SPI協(xié)議通訊
LTC2308通過一個標(biāo)準(zhǔn)4線SPI數(shù)字接口進(jìn)行通信。LTC2308模數(shù)轉(zhuǎn)換芯片有8個ADC通道和12位的分辨率,輸入信號時鐘頻率范圍不超過500KHz...
MEMS替代石英方案 SiTime插旗急攻高端戰(zhàn)場
MEMS時鐘器件正全面收復(fù)石英市占。高舉“全硅時鐘技術(shù)”大旗的全硅MEMS時鐘廠商SiTime公司近期再祭殺手锏,迅速插旗智能手機(jī)/平板電腦及高端FPG...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |