完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13044個 瀏覽:639999次 帖子:8011個
EasyGo使用筆記:無需FPGA編譯,單相級聯(lián)逆變器并網(wǎng)實驗應(yīng)用測試
“Easygo 仿真平臺操作非常簡單,基本可實現(xiàn)免培訓(xùn)操作。它在線調(diào)整電路參數(shù)的功能非常好用,輕松解決了想在線驗證突變工況的控制特性的需求?!?/p>
以功能建模為基礎(chǔ)的含F(xiàn)PGA電路板測試方法研究過程詳解
FPGA 具有高速度、高集成度,可重復(fù)編程的特點(diǎn),將其用于電路系統(tǒng)設(shè)計,可簡化電路設(shè)計,增強(qiáng)電路功能。而作為電路系統(tǒng)的“中樞控制神經(jīng)”,F(xiàn)PGA 的故...
FPGA視頻教程:SF-EP1C開發(fā)板-基于M4K塊的單口RAM配置仿真實驗
隨機(jī)存取存儲器(RAM)既可向指定單元存入信息又可從指定單元讀出信息。任何RAM中存儲的信息在斷電后均會丟失,所以RAM是易失性存儲器。ROM為只讀存儲...
數(shù)字設(shè)計FPGA應(yīng)用:測試138工程
中國大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVAD...
基于ACEK1KQC208和PCI總線實現(xiàn)遙控注入測試卡的設(shè)計
本文中的測控系統(tǒng)是某型號無人機(jī)電子系統(tǒng)中的一個重要部分。為了對測控系統(tǒng)的改進(jìn)優(yōu)化設(shè)計進(jìn)行驗證,需要對軟件進(jìn)行長期運(yùn)行考核,對該分系統(tǒng)進(jìn)行單機(jī)驗收與聯(lián)試,...
基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)設(shè)計
VGA(Video GraphICs Array)即視頻圖形陣列,是IBM在1987年隨PS/2機(jī)(PS/2 原是Personal System 2的意...
隨著數(shù)字通信和工業(yè)控制領(lǐng)域的高速發(fā)展,要求專用集成電路(ASIC)的功能越來越強(qiáng),功耗越來越低,生產(chǎn)周期越來越短,這些都對芯片設(shè)計提出了巨大的挑戰(zhàn),傳統(tǒng)...
采用FPGA器件和MPC860架構(gòu)實現(xiàn)網(wǎng)絡(luò)應(yīng)用硬件開發(fā)平臺的設(shè)計
在進(jìn)行網(wǎng)絡(luò)應(yīng)用的硬件設(shè)計時,開發(fā)者經(jīng)常會面臨將設(shè)計思想轉(zhuǎn)化為具體的硬件電路時不得不從繪制電路圖、PCB制板,元件焊接等步驟一步步來繁瑣而漫長的過程,或者...
在FPGA中實現(xiàn)嵌入式邏輯分析儀的系統(tǒng)開發(fā)與調(diào)試應(yīng)用
嵌入式邏輯分析儀Signal Tap II在對系統(tǒng)硬件模塊進(jìn)行監(jiān)測時,是將測得的樣本數(shù)據(jù)暫存于目標(biāo)器件的RAM中,然后通過器件的JTAG端口和Byte ...
虛擬現(xiàn)實技術(shù)是目前計算機(jī)信息科學(xué)中的前沿學(xué)科,文中設(shè)計了一種以FPGA 為核心的數(shù)據(jù)采集處理系統(tǒng).利用HMC5883L和ADXL345對虛擬場景中物體的...
2017-01-01 標(biāo)簽:FPGA虛擬現(xiàn)實 1.9k 0
概述:?利用FPGA實現(xiàn)AD芯片的時序,進(jìn)一步實現(xiàn)與AD芯片數(shù)據(jù)的交互,主要熟悉FPGA對時序圖的實現(xiàn),掌握時序圖轉(zhuǎn)換Verilog硬件描述語言技巧后與...
對于任何一位電子工程師來說,版本控制都是一個強(qiáng)大的工具。Aberdeen Group在2011年的研究結(jié)果即是很好的證明。研究表明,61%的一流公司(或...
基于DE1-SOC開發(fā)板的oneAPI實驗教程(2)
上一期我們從oneAPI CLI Samples Browser復(fù)制保存的Simple DMA是基于Quartus Pro的Nios V示例,無法直接用...
由于當(dāng)前國稅、地稅、各省、各稅種發(fā)票不同,辨別難度較大,因此給造假者可乘之機(jī)。本文設(shè)計的基于FPGA的稅控算法加密卡可有效地解決上述問題,提供了高效的防...
2020-01-01 標(biāo)簽:fpga 1.9k 0
在FPGA上實現(xiàn)一個模塊,求32個輸入中的最大值和次大值
從算法本身來看,找最大值和次大值的過程很簡單;通過兩次遍歷:第一次求最大值,第二次求次大值; 算法復(fù)雜度是O(2n)。FPGA顯然不可能在一個周期內(nèi)完成...
基于Flash FPGA器件實現(xiàn)脈沖延遲控制系統(tǒng)的設(shè)計
在科學(xué)研究、通信和一些自動控制中,經(jīng)常需要精確定時的連續(xù)脈沖信號,用于產(chǎn)生測試信號或控制用的時序。脈沖延遲的基本方法可分為數(shù)字方法和模擬方法。數(shù)字方法采...
2020-08-11 標(biāo)簽:fpgacpld控制系統(tǒng) 1.9k 0
針對FPGA的GTP信號 PCB設(shè)計過程中需要考慮到以下因素
千兆位級串行I/O技術(shù)有著極其出色的優(yōu)越性能,但這些優(yōu)越的性能是需要條件來保證的,即優(yōu)秀的信號完整性。例如,有個供應(yīng)商報告說,他們第一次試圖將高速、千兆...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |