完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:13039個(gè) 瀏覽:639852次 帖子:8010個(gè)
應(yīng)用于FPGA器件中電源模塊的選擇及設(shè)計(jì)方案
DPA的主要缺點(diǎn)是每個(gè)電源“磚”都包含隔離,這會(huì)降低效率,并增加尺寸、成本和復(fù)雜性。隨著大多數(shù)DPA系統(tǒng)都使用了好幾個(gè)磚,這個(gè)問(wèn)題就變得非常重要。
2020-03-04 標(biāo)簽:fpga轉(zhuǎn)換器電源模塊 1.6k 0
DisplayPort是第一個(gè)依賴(lài)數(shù)據(jù)包數(shù)據(jù)傳輸技術(shù)的顯示連接接口,這種數(shù)據(jù)包化傳輸技術(shù)可以在以太網(wǎng)、USB和PCI Express等技術(shù)中找到。
在Vivado中構(gòu)建自定義AXI4-Stream FIR濾波器IP 1
AMD-Xilinx 的 Vivado 開(kāi)發(fā)工具具有很多方便FPGA開(kāi)發(fā)功能,我最喜歡的功能之一是block design的設(shè)計(jì)流程。Vivado 中的...
淺談從FPGA到ASIC的人工智能芯片設(shè)計(jì)路
并行處理是最普遍的,也是AI加速器的基礎(chǔ)。它可以通過(guò)許多陣列的小型專(zhuān)用處理內(nèi)核(如特定算法的GPU)來(lái)實(shí)現(xiàn),或者以數(shù)據(jù)流(即專(zhuān)用處理器的流水線(xiàn))的方式來(lái)實(shí)現(xiàn)。
fpga串口通信的verilog驅(qū)動(dòng)編程解析
串口的全程為串行接口,也稱(chēng)為串行通信接口,是采用串行通信方式的擴(kuò)展接口。與串口對(duì)應(yīng)的并行接口,例如高速AD和DA,
基于FPGA搭建神經(jīng)網(wǎng)絡(luò)的步驟解析
本文的目的是在一個(gè)神經(jīng)網(wǎng)絡(luò)已經(jīng)通過(guò)python或者M(jìn)ATLAB訓(xùn)練好的神經(jīng)網(wǎng)絡(luò)模型,將訓(xùn)練好的模型的權(quán)重和偏置文件以TXT文件格式導(dǎo)出,然后通過(guò)pyth...
2025-06-03 標(biāo)簽:FPGAmatlab神經(jīng)網(wǎng)絡(luò) 1.6k 0
使用硬件AES引擎保護(hù)關(guān)鍵數(shù)據(jù)
本應(yīng)用筆記描述了MAX36025 DeepCover?防篡改反應(yīng)加密節(jié)點(diǎn)控制器如何實(shí)現(xiàn)有效的物理篡改保護(hù),幫助設(shè)計(jì)人員克服當(dāng)前和下一代系統(tǒng)中的安全挑戰(zhàn)。
并行工程(CE)技術(shù)能否實(shí)現(xiàn)FPGA高處理狀態(tài)和低處理狀態(tài)轉(zhuǎn)換
要想理解和管理FPGA設(shè)計(jì)師如何在設(shè)計(jì)周期早期在FPGA上實(shí)現(xiàn)高處理狀態(tài)和低處理狀態(tài)之間的轉(zhuǎn)換,將顯著影響電源設(shè)計(jì)師優(yōu)化電源設(shè)計(jì)和滿(mǎn)足系統(tǒng)功耗要求的可選...
2020-11-18 標(biāo)簽:fpga 1.6k 0
論工業(yè)控制系統(tǒng)的FPGA設(shè)計(jì)方法(2)
上次博文簡(jiǎn)要介紹了人們研究使用FPGA來(lái)進(jìn)行工業(yè)控制的驅(qū)動(dòng)力與FPGA器件與工具的介紹,本次介紹FPGA設(shè)計(jì)方法論中的FPGA體系及其開(kāi)發(fā)工具介紹。
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)工業(yè)控制 1.6k 0
FPGA(Field Programmable Gate Array, 現(xiàn)場(chǎng)可編程邏輯陣列)是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的...
交錯(cuò)式ADC轉(zhuǎn)換器絕對(duì)是推動(dòng)更高效接口的一部分。交錯(cuò)式ADC轉(zhuǎn)換器為系統(tǒng)設(shè)計(jì)人員提供了多種優(yōu)勢(shì)。然而,隨著轉(zhuǎn)換器帶寬的增加,需要在FPGA或ASIC中處...
2023-06-30 標(biāo)簽:fpga轉(zhuǎn)換器adc 1.6k 0
在技術(shù)日中,英特爾推出了六款FPGA新產(chǎn)品和平臺(tái),其中包括:Agilex 3、Agilex 5、Agilex 7、Nios V軟核處理器、開(kāi)放式FPGA...
2023-11-17 標(biāo)簽:fpga英特爾數(shù)據(jù)中心 1.6k 0
實(shí)現(xiàn)與位置傳感器的簡(jiǎn)單對(duì)接
通過(guò)使用C2000? Delfino? TMS320F28379D/S MCU和DesignDRIVE位置管理器技術(shù),設(shè)計(jì)人員能夠避免這一難題,并且與位...
賽靈思關(guān)于Spartan-3E的低成本顯示器解決方案
賽靈思推出的Spartan-3E 顯示器解決方案板包含了我們銷(xiāo)售最好的針對(duì)消費(fèi)應(yīng)用的 FPGA Spartan-3E 器件,以及內(nèi)存和豐富的連接性支持,...
2014-07-30 標(biāo)簽:FPGA賽靈思Spartan-3E 1.6k 0
自從商業(yè)上可行的 FPGA 出現(xiàn)以來(lái),嵌入式設(shè)計(jì)人員就已經(jīng)實(shí)現(xiàn)了異構(gòu)架構(gòu)。最初,F(xiàn)PGA 主要用作處理系統(tǒng)、外設(shè)和 I/O 之間接口的粘合邏輯。但隨著 ...
基于FPGA技術(shù)實(shí)現(xiàn)安全封裝雙向認(rèn)證方案的設(shè)計(jì)
在深入分析基于FPGA的安全封裝結(jié)構(gòu)的基礎(chǔ)上,針對(duì)其實(shí)際應(yīng)用中身份認(rèn)證的安全性要求,重點(diǎn)研究并設(shè)計(jì)了一種適用于FPGA安全封裝結(jié)構(gòu)的身份認(rèn)證模型。該模型...
基于可編程邏輯器件實(shí)現(xiàn)八位微處理器軟核的設(shè)計(jì)
SoC(SystemonaChip)以其高集成度,低功耗等優(yōu)點(diǎn)越來(lái)越受歡迎。開(kāi)發(fā)人員不必從單個(gè)邏輯門(mén)開(kāi)始去設(shè)計(jì)ASIC,而是應(yīng)用己有IC芯片的功能模塊,...
這個(gè)工具把FPGA從硬件工程師手中解放出來(lái)
多年以來(lái),多少?gòu)S商前赴后繼,試圖讓FPGA開(kāi)發(fā)更簡(jiǎn)單,但是他們都成了FPGA歷史長(zhǎng)河中的一抹紅暈。
數(shù)字鎖相環(huán):二階環(huán)的FPGA實(shí)現(xiàn)
一.依據(jù)模擬環(huán)設(shè)計(jì)數(shù)字環(huán) 根據(jù)信號(hào)與系統(tǒng)的分析理論,一個(gè)系統(tǒng)完全由系統(tǒng)函數(shù)來(lái)確定,因此我們可從系統(tǒng)函數(shù)的角度出發(fā),找到模擬電路與數(shù)字電路的轉(zhuǎn)換關(guān)系,最終...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |