完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > fpga
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。
文章：13039個 瀏覽：639866次 帖子：8010個
AD9361芯片進行數(shù)據(jù)接口邏輯代碼的編寫
本文通過以高速AD9361芯片為例進行數(shù)據(jù)接口邏輯代碼的編寫，利用SelectIO IP快速高效完成芯片驅(qū)動的生成。
2022-07-01 標(biāo)簽：fpga芯片數(shù)據(jù)接口 8.3k 0
卷積神經(jīng)網(wǎng)絡(luò)介紹 基于LeNet5實現(xiàn)的手寫字符識別
前文中，我們介紹了一些傳統(tǒng)計算機視覺的算法，包括降噪濾波、二值化、縮放、銳化等，最終我們在FPGA上實現(xiàn)了實時的運動目標(biāo)跟蹤算法。近些年基于神經(jīng)網(wǎng)絡(luò)的機...
2022-05-16 標(biāo)簽：fpgamatlab卷積神經(jīng)網(wǎng)絡(luò) 8.3k 0
補充: FPGA產(chǎn)生基于LFSR的偽隨機數(shù)
大家好，又到了每日學(xué)習(xí)的時間了，上一篇《薦讀：基于FPGA 的CRC校驗碼生成器》文中，提到了要實現(xiàn)這一過程，仍然需要LFSR電路，參看《FPGA產(chǎn)生基...
2018-06-13 標(biāo)簽：FPGA 8.3k 0
Xilinx任何一款FPGA型號都有一個唯一的IDCODE，用來區(qū)分不同的產(chǎn)品，同一型號不同封裝的FPGA IDCODE是一致的，可以通過JTAG、IC...
隨著機器視覺系統(tǒng)應(yīng)用中分辨率的提高和壓縮算法的進步，對系統(tǒng)性能和構(gòu)架靈活性提出了更高的要求，以實現(xiàn)系統(tǒng)的快速更新。
單粒子翻轉(zhuǎn)引起SRAM型FPGA的故障機理闡述
隨著半導(dǎo)體技術(shù)的高速發(fā)展，大規(guī)模集成電路變得更加復(fù)雜，開發(fā)周期變得更長。FPGA由于具備可編程性，其廣泛應(yīng)用可以降低電路的開發(fā)成本。然而，單粒子翻轉(zhuǎn)（S...
基于Xilinx SRAM中FPGA實現(xiàn)高速ICAP控制器
介紹一篇在FPGA工程領(lǐng)域特別有價值的文章，雖然該文僅僅是EI檢索，連SCI檢索都不是，但其對深入理解FPGA動態(tài)可重構(gòu)的概念卻具有重要的參考價值。文章...
基于FPGA技術(shù)的智能交通燈控制系統(tǒng)設(shè)計
本文主要介紹了基于FPGA技術(shù)的智能交通燈控制系統(tǒng)設(shè)計。隨著汽車數(shù)量越來越多，現(xiàn)階段的交通燈模式采用的是定時控制，由于車流量是隨時變化的。當(dāng)此時沒有車通...
使用VIvado封裝自定IP并使用IP創(chuàng)建工程
在FPGA實際的開發(fā)中，官方提供的IP并不是適用于所有的情況，需要根據(jù)實際修改，或者是在自己設(shè)計的IP時，需要再次調(diào)用時，我們可以將之前的設(shè)計封裝成自定...
基于SoPC的狀態(tài)監(jiān)測裝置的嵌入式軟硬件協(xié)同設(shè)計與實現(xiàn)
本文利用基于SoPC的軟硬件協(xié)同設(shè)計方法實現(xiàn)了水電機組在線監(jiān)測系統(tǒng)中的狀態(tài)監(jiān)測裝置，是軟硬件協(xié)同設(shè)計技術(shù)在電力場合的嵌入式裝置開發(fā)中的創(chuàng)新式的嘗試。
PCF8591是一個單片集成、單獨供電、低功耗、8-bit CMOS數(shù)據(jù)獲取器件。PCF8591具有4個模擬輸入、1個模擬輸出和1個串行I2C總線接口。...
采用QPSK調(diào)制方式和卷積編碼實現(xiàn)中頻調(diào)制解調(diào)系統(tǒng)的FPGA功能
在無線數(shù)據(jù)傳輸中，由于信道中的噪聲干擾，在接收端會引入一定的誤碼率（Bit Error Rate，BER）。高質(zhì)量的數(shù)據(jù)業(yè)務(wù)要求較低的BER。為了達到較...
基于UltraScale+FPGA可編程邏輯DCI互連盒設(shè)計
隨著實施基于云的服務(wù)和機器到機器通信所產(chǎn)生的數(shù)據(jù)呈指數(shù)級增長，數(shù)據(jù)中心面臨重重挑戰(zhàn)....
設(shè)計背景： Verilog HDL語言分為面向綜合和面向仿真兩大類語句，且可綜合語句遠(yuǎn)少于仿真語句，讀者可能會有可綜合設(shè)計相對簡單的感覺。然而事實剛好與...
FPGA器件在醫(yī)療成像設(shè)備的應(yīng)用介紹
過去，醫(yī)療設(shè)備制造商主要集中于開發(fā)諸如X光、MRI和超聲波等大型醫(yī)療設(shè)備。而今天的醫(yī)療設(shè)備制造商正走向便攜醫(yī)療電子設(shè)備的開發(fā)。全球人口老化的不斷擴大，以...
攝像頭之于計算機，就如同眼睛之于人類。我們認(rèn)識世界，首先就是從像視覺這樣的感官開始的。在利用感官獲取信息后，我們將其篩選過濾，再將其儲存至大腦中。那么，...
Sub-LVDS技術(shù)在FPGA上的應(yīng)用
Sub-LVDS是一種低功耗、低誤碼率、低串?dāng)_和低輻射的差分信號技術(shù)，是LVDS技術(shù)在Camera接口上的一種應(yīng)用。Sub-LVDS采用低擺幅電流模式傳...
主動噪聲控制平臺的FPGA實現(xiàn)。基于FPGA搭建了針對汽車的主動噪聲控制平臺，此平臺可以正確實時地采集汽車的轉(zhuǎn)速、振動加速度以及噪聲，同時為相關(guān)的降噪算...
2018-03-05 標(biāo)簽：FPGA 8.2k 0
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十九章PL端AXI GPIO的使用
使用zynq最大的疑問就是如何把PS和PL結(jié)合起來使用，在其他的SOC芯片中一般都會有GPIO，本實驗使用一個AXI GPIO的IP核，讓PS端通過AX...
隨著信息技術(shù)和網(wǎng)絡(luò)化進程的發(fā)展，網(wǎng)絡(luò)通信安全問題日益突出?，F(xiàn)場可編程門陣列（FPGA）以其自身設(shè)計靈活、可靠性高的優(yōu)點廣泛應(yīng)用于加密領(lǐng)域。硬件實現(xiàn)的加密...
2019-03-12 標(biāo)簽：FPGA 8.2k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機器人發(fā)燒友
