剛剛于舊金山結(jié)束的半導(dǎo)體技術(shù)大會(huì)SEMICONWest上，英特爾發(fā)布了Co-EMIB、ODI、MDIO三種封裝，互連及接口技術(shù)，用來(lái)解決不同規(guī)格芯片（Die）在水平和垂直維度上的互連及電氣問(wèn)題。而這些互連和電氣問(wèn)題正是限制芯片自由堆疊的關(guān)鍵因素。

為何要將芯片進(jìn)行堆疊？

要構(gòu)建一個(gè)標(biāo)準(zhǔn)的計(jì)算機(jī)，除了要有傳統(tǒng)意義的CPU之外，主板上還要安裝內(nèi)存、芯片組、各類(lèi)I/O芯片等等。一塊能夠?qū)崿F(xiàn)標(biāo)準(zhǔn)計(jì)算機(jī)功能的電路板上除了上述的各類(lèi)芯片之外還需要留出大量的空間來(lái)完成供電、濾波和互連布線工作。因此，想要實(shí)現(xiàn)完整的計(jì)算機(jī)功能，PCB板還是需要有一定體積的。而這一體積通常也會(huì)隨著計(jì)算機(jī)性能的提升和擴(kuò)展性的增大而增大。

雖然這種情況對(duì)于傳統(tǒng)桌面PC、數(shù)據(jù)中心等應(yīng)用場(chǎng)景來(lái)說(shuō)無(wú)傷大雅，但對(duì)于很多新興的物聯(lián)網(wǎng)、邊緣計(jì)算場(chǎng)景來(lái)說(shuō)，體積的限制確實(shí)非常致命的。而在現(xiàn)實(shí)生活中，我們更是經(jīng)常會(huì)受到這些問(wèn)題的困擾。

例如，我們總是抱怨的手機(jī)電池問(wèn)題在很大程度上就是因?yàn)殡娐钒逄螅艚o電池的空間太?。恢悄苁汁h(huán)、手表的電池問(wèn)題也是同樣的原因。而那些奇形怪狀的智能設(shè)備之所以會(huì)被設(shè)計(jì)成這樣，多半也是在想盡辦法為電路板和電池的安裝騰出足夠的空間。

在過(guò)去，解決這一問(wèn)題的思路除了提升半導(dǎo)體制程技術(shù)之外就是把更多功能塞進(jìn)同一塊芯片里，形成所謂的SoC（SystemonaChip）。但在踐行這一思路的過(guò)程中，隨著芯片功能的增加和體積的增大，芯片設(shè)計(jì)、測(cè)試和制造的難度正在成幾何倍數(shù)增加。這在提高產(chǎn)品成本的同時(shí)也會(huì)嚴(yán)重拖慢新產(chǎn)品上市的速度。為了解決這一困擾行業(yè)良久的問(wèn)題，芯片的3D堆疊概念被提了出來(lái)。

芯片，不僅要“堆”

還要“疊”

樂(lè)高積木不僅是很多小朋友的玩具，更是很多大孩子的休閑愛(ài)好。它最大的魅力就在于通過(guò)小方塊的橫縱交錯(cuò)構(gòu)建萬(wàn)事萬(wàn)物。就像上帝只用幾個(gè)基本粒子就構(gòu)建出豐富多彩的宇宙一樣；在橫縱交錯(cuò)的堆疊里，限制我們的只有想象力而已。

2018年12月，英特爾首次對(duì)外展示了邏輯芯片（也就是計(jì)算芯片）的3D堆疊封裝方案——Foveros。通過(guò)在水平布置的芯片之上垂直安置更多面積更小、功能更簡(jiǎn)單的小芯片來(lái)讓方案整體具備更完整的功能。

例如我們可以在CPU之上堆疊各類(lèi)小型的IO控制芯片，從而制造出兼?zhèn)溆?jì)算與IO功能的產(chǎn)品；或者，我們可以干脆將芯片組（南橋）與各種Type-C、藍(lán)牙、WiFi等控制芯片堆疊在一起，制造出超高整合度的控制芯片。

當(dāng)然，除了功能性的提升之外，F(xiàn)overos技術(shù)對(duì)于產(chǎn)業(yè)來(lái)說(shuō)最迷人的地方在于他可以將過(guò)去漫長(zhǎng)的重新設(shè)計(jì)、測(cè)試、流片過(guò)程統(tǒng)統(tǒng)省去，直接將不同廠牌、不同IP、不同工藝的各種成熟方案封裝在一起，從而大幅降低成本并提升產(chǎn)品上市速度。同時(shí)，這種整合程度的提升也能夠進(jìn)一步縮小整體方案的體積，為萬(wàn)事萬(wàn)物的智能化、物聯(lián)網(wǎng)化打開(kāi)全新的大門(mén)。

如果只是將不同的芯片在垂直方向上疊在一起，那么故事就應(yīng)該到此完結(jié)了。但英特爾從來(lái)不是小富即安的人，英特爾想要做的是讓芯片在水平和垂直方向上都獲得延展。因此，才有了我們今天要講的主角——Co-EMIB、ODI、MDIO。

芯片堆疊，互連是關(guān)鍵

其實(shí)，與在PCB上布線類(lèi)似，想要在同一塊基板上實(shí)現(xiàn)水平和垂直方向上的多芯片堆疊，除了芯片本身之外，最大的挑戰(zhàn)來(lái)自于解決芯片的供電以及他們之間的數(shù)據(jù)互聯(lián)問(wèn)題。

在2018年的HotChip大會(huì)上，英特爾發(fā)布了自己的芯片EMIB芯片封裝技術(shù)，該技術(shù)允許在同一基板上將多顆芯片進(jìn)行水平方向上的布置時(shí)能夠獲得比原先的MCP多芯片封裝技術(shù)更高的芯片互連效率。相對(duì)于其他公司的2.5D封裝，EMIB將原本需要額外加入的互連層進(jìn)行了整合，讓水平排布在同一塊基板上的多個(gè)晶片能夠在同一個(gè)物理層中實(shí)現(xiàn)供電、互連。

而在本次的SEMICONWest大會(huì)上，英特爾則發(fā)布了EMIB的升級(jí)版——Co-EMIB技術(shù)，在EMIB水平互聯(lián)的基礎(chǔ)之上實(shí)現(xiàn)了Foveros3D堆疊芯片之間的水平互聯(lián)（當(dāng)然，仍舊是在同一塊基板上的），從而讓不同芯片堆疊之間都能夠?qū)崿F(xiàn)高效的數(shù)據(jù)交換。

而為了進(jìn)一步提高水平與垂直堆疊的靈活性，英特爾還推出了一個(gè)額外的物理互連層技術(shù)——ODI。它存在于基板與芯片之間；在這一層上，借助英特爾ODI技術(shù)可以通過(guò)遠(yuǎn)遠(yuǎn)大于傳統(tǒng)封裝技術(shù)的密度來(lái)進(jìn)行埋線和布置連接針腳。從而在保證芯片供電的情況下實(shí)現(xiàn)更高的互聯(lián)帶寬。ODI技術(shù)分為兩種，分別對(duì)應(yīng)單芯片和多芯片的互連。

更進(jìn)一步的，英特爾還發(fā)布了全新MDIO技術(shù)。簡(jiǎn)單地說(shuō)，MDIO是一種性能更好的芯片到芯片之間的接口（針腳）技術(shù)。相對(duì)于之前英特爾所使用的AIB（高級(jí)接口總線）技術(shù)，MDIO能夠在更小的連接面積內(nèi)實(shí)現(xiàn)更高的數(shù)據(jù)帶寬。這樣，即便是使用ODI技術(shù)中更細(xì)的針腳也能夠滿(mǎn)足芯片之間數(shù)據(jù)帶寬的需求（因?yàn)獒樐_密度提升，所以針腳勢(shì)必會(huì)變得更細(xì)、更密集，每根針腳的電氣性能也會(huì)因此受到影響，所以MDIO技術(shù)的關(guān)注點(diǎn)便是如何在布置更密集針腳的同時(shí)保證互聯(lián)性能和電氣性能）。

通過(guò)在連接方式、連接層、連接引腳等影響芯片堆疊的細(xì)節(jié)上的全面技術(shù)革新，英特爾終于實(shí)現(xiàn)了在單一基板上以水平和垂直方式封裝更多芯片（Die）的愿景。

正如同樂(lè)高積木一樣，在打通互聯(lián)障礙之后，通過(guò)水平和垂直方向上的不同芯片堆疊，我們終于可以方寸之間實(shí)現(xiàn)更大的夢(mèng)想?，F(xiàn)在，限制我們的或許真的只有想象力了。

英特爾的新未來(lái)

英特爾圍繞自身在半導(dǎo)體技術(shù)和相關(guān)應(yīng)用方面的能力構(gòu)建了支撐自身“以數(shù)據(jù)為中心”戰(zhàn)略的六大技術(shù)支柱。提出了以制程和封裝、架構(gòu)、內(nèi)存和存儲(chǔ)、互連、安全、軟件這六大技術(shù)支柱來(lái)應(yīng)對(duì)未來(lái)數(shù)據(jù)量的爆炸式增長(zhǎng)、數(shù)據(jù)的多樣化以及處理方式的多樣性。而封裝技術(shù)毫無(wú)疑問(wèn)也是這在這六大技術(shù)支柱中的重要一環(huán)。

在10nm工藝全面蓄勢(shì)待發(fā)的當(dāng)下，英特爾如果能夠在封裝技術(shù)方面突破水平與垂直方向的限制，那么等待英特爾和我們的將是一個(gè)全新的世界。

解決一個(gè)小問(wèn)題并不難，但解決由無(wú)數(shù)小問(wèn)題組合而成的大問(wèn)題卻非常復(fù)雜。這個(gè)道理在半導(dǎo)體行業(yè)同樣適用。設(shè)計(jì)單一功能的芯片相對(duì)簡(jiǎn)單，但要在滿(mǎn)足性能、功耗等需求的情況下將各種功能集合在一起，那么這將是一項(xiàng)極其浩大的工程。

通過(guò)將現(xiàn)有的各種成熟方案進(jìn)行簡(jiǎn)單的堆疊，我們便能夠制造出功能更完整的單封裝芯片，用一套供電和IO設(shè)計(jì)完成整個(gè)系統(tǒng)，從而把方案設(shè)計(jì)的更小、更簡(jiǎn)單、更高效。而達(dá)成這一切所需的時(shí)間和成本也會(huì)更低。這便是英特爾3D封裝技術(shù)的意義所在。這對(duì)于所有產(chǎn)業(yè)以及整個(gè)社會(huì)來(lái)說(shuō)都是一個(gè)巨大的機(jī)會(huì)。

而之于英特爾，堆疊這種全新的半導(dǎo)體設(shè)計(jì)生產(chǎn)方式也有望將行業(yè)內(nèi)部的競(jìng)爭(zhēng)推向全新的維度，一個(gè)再次以英特爾技術(shù)為主力方向的維度。

當(dāng)芯片成為樂(lè)高積木，一個(gè)以計(jì)算為基礎(chǔ)、以數(shù)據(jù)為中心的多元化計(jì)算未來(lái)便不再遙遠(yuǎn)。

后記

在數(shù)據(jù)中心之外，計(jì)算設(shè)備的體積、功耗和功能是萬(wàn)物互聯(lián)和智能時(shí)代的主要挑戰(zhàn)之一；而在數(shù)據(jù)中心之內(nèi)，不同類(lèi)型數(shù)據(jù)的大量出現(xiàn)卻也讓計(jì)算架構(gòu)再次面臨分裂的困境（代表現(xiàn)象就是Training和Inference領(lǐng)域中的異構(gòu)計(jì)算的崛起）；而這種分裂會(huì)對(duì)數(shù)據(jù)中心的管理和運(yùn)維帶來(lái)巨大挑戰(zhàn)。而半導(dǎo)體晶片堆疊技術(shù)的出現(xiàn)則讓英特爾看到了從戰(zhàn)略上看到機(jī)會(huì)。

通過(guò)將不同功能、不同IP的晶片封裝在一起，數(shù)據(jù)中心在未來(lái)有望大幅度簡(jiǎn)化架構(gòu)，將計(jì)算類(lèi)型的分裂嚴(yán)格限制在芯片內(nèi)部，從而在更大的層面上實(shí)現(xiàn)統(tǒng)一。這就完美解決了計(jì)算架構(gòu)分裂所帶來(lái)的管理及運(yùn)維挑戰(zhàn)。

當(dāng)然，從另一方面來(lái)說(shuō)，將計(jì)算與各類(lèi)功能型晶片在物理上拉近距離也有助于實(shí)現(xiàn)更高的整體性能，從而緩解數(shù)據(jù)量暴漲所帶來(lái)的處理壓力，讓現(xiàn)有計(jì)算機(jī)架構(gòu)和數(shù)據(jù)中心結(jié)構(gòu)能夠在更長(zhǎng)一段時(shí)間內(nèi)滿(mǎn)足實(shí)際需求。

雖然英特爾在SEMICONWest上發(fā)布的技術(shù)目前還沒(méi)有全面推廣應(yīng)用，但英特爾已經(jīng)在AgilexFPGA上使用了EMIB技術(shù)，從而實(shí)現(xiàn)了更高的集成度和更好的整體性能（112Gb/s的數(shù)據(jù)吞吐量，目前行業(yè)無(wú)出其右）。而這也從側(cè)面證明了這一技術(shù)在目前技術(shù)條件下的應(yīng)用前景。

因此，還是套用那句老話：半導(dǎo)體晶片的3D堆疊是一盤(pán)很大的棋，更是一場(chǎng)需要持續(xù)投入的馬拉松。